何でAMDは２次キャッシュたくさん積まないの？

バカなの？

>>1
>>1がね。

なんでそんなにクソスレ立てるのに必死なの？
死ぬの？

必死には見えないよ

既出スレ

L3共有だからだよ情報弱者なの？死ぬの？

キャッシュの使い方がうまいCPUだからたくさんいらないってだけだろ。
キャッシュつめばつむほどデメリットもあるってことを知らんのか。

CPUなんかなくしてキャッシュ１ギガにすればいいじゃん

CPU無くすのかよ

キャッシュもいらん。
高速なROMに計算結果全部ぶち込んでおけばいい。

そもそもキャッシュの働きをきちんと説明できる人間がどれくらいいるのか？






俺は説明できないけどねｗ

メモリとっぱらって
五次キャッシュくらいまで作ろうぜ

メモコン内蔵してるし、２次キャッシュはそれほどいらんだろ。

AMDとして内部的に必要なくても
キャッシュは多くすべきだ。
さもなくば商業的にこの日本では
失敗すると思われ

>>14
Athlon64全盛期でも日本では売れなかったんだから、
AMDが売れるためにはL2を増やす事ではなくて、
CMに金をかけまくって日本での認知度とブランド力を上げる事が先。

何でAMDはエクスクルーシブ・キャッシュにこだわってるの？
L3止めてShared L2じゃだめなの？

「エクスクルシブキャッシュ＋メモリコントローラー搭載」
だから今の量で問題ない or 今より多く乗せてもあまり費用対効果が良くない

ってところだろ。

何でZATは２次スレッドたくさん立てるの？

バカなの？

>>17
後者ならば成立するが、前者は現時点でパフォーマンスリーダーに
なれていないAMDが語れる理由ではないな

たくさん載せたらでちゃうだろ

逆だ。インテルがキャッシュをやたら積んでいるのだ。
インテルはネットバーストが予想外に早くコケてしまったので
P6コア改をメインストリームに復帰させて何とかAMD64と戦うことにした。
もともと初代Athlonより小さかったP6コアだから、キャッシュ増量の余裕はやたらある。
こうしてP6コア改改および改改改が登場したのである

言い訳乙

Pentium4の時のクロックも、コア2のキャッシュにしても
Intelはまず性能を上げたい時にやる事が結構値段対比を
気にしない力技なんだよな。

AMDはIntelの様子を見ながら自社なりの方法で
効率のいい方法を模索しながら作っているような感じかな。

キャッシュを多量に積む事が値段対比的に有効なら
AMDはそれをやるし、そうじゃなければ別の方法で演算速度を
引き上げようとする。

で、AMD新CPUは演算速度が上がったかね？

AMDがキャッシュをつまないのは、コアサイズが大きくなり、
コストが高くなってしまうからだろう。

>>24
あがった。ただ追いつかなかっただけ。

出だしが明らかな煽りタイトルのクソスレかと思ったら意外とまともに受け答えしとるな。

>>16
まぁ排他キャッシュはやめたほうがL1は高速化するだろーな〜。
K7〜10系の弱点がL1のレイテンシ不足による最内周ループ速度不足だし。
これはPentiumIII比でも負けていた。他の部分が優れていたんでこの頃はそれほど表面化しなかった。

K10でL1帯域は上がってるんだが帯域だけで、命令レイテンシが上がってないから
一命令でフェッチ量の多いSSEとかMMX命令でしかほとんど効果がないみたいだな。
命令のフェッチや分岐予測ではK8〜のがはるかに贅沢な構造してるんだがね。


しかしなんだかんだ言って大半のプログラムって最内周ループを
ぐるぐる回ってる時間が一番多いんだよね。マルチメディア系も3Dもほとんどはそう。

Athlonの開発者はもともとDEC Alphaで、サーバー系の
プログラムだと分岐しまくることが多いから直線速度より、
キャッシュミスによるフラッシュペナルティのほうを重視した。（実際これはでかい）
そしてそこ「だけ」とことん強化した。


それがメモコン統合であり、分岐予測機構のリッチ化、そして
L1/L2をできるだけ容量比で有効に使う排他処理だったんだが・・考え方としては
まちがってない。

しかし、相手がL1+L2+L3トータルでもかなわないくらいの大容量キャッシュだと
当然、L1、L2を排他処理してる速度ペナルティのデメリットだけが残ってしまう。ちょっと失敗したねえ

そう言えばIntelのはペナルティが発生した時弱いんだよな
HTとかもそれのおかげで芳しく無かったって。

>>28
それはパイプラインが超深いネトバの話だろ。
今はペナルティに滅法強いらしいぞ（´∀｀ ）

別にめっぽう強くはないな。キャッシュがでかいからキャッシュミスが起こる確率そのものが減ってるだけ。
それはそれでアリだが。

ペナルティに弱いからフォローするためにキャッシュが多めに必要だって聞いていたが。

アスリンは代わりにL1が多い。

でも遅い。

積みたくても積めないの(・´ω`・)

L2の大小でメリットデメリットあるのはわかる
両方使えばいいだけの話
だけどAMDのクアッドが出てないのがうぜー

bulldozerも排他キャッシュなんだっけ？
サイズ的にやめても大丈夫だと思うがどうなんだろうか。
どうせ鯖向けとPC向けは違うダイだから、キャッシュ構造もPC向けは排他を止めればいいと思う。

そうか、フェノムの性能向上のボトルネックはキャッシュ構造が排他だからなのか。ナルホド納得出来た。

IBMを大人しく見習ってL3キャッシュを積みなさい

L2キャッシュはIntel並みに
あった方がいい。さらにL3までも
実装しときゃ数字に弱い日本市場
では十分だ。そこを宣伝で畳み掛
ければさらによい。

もっさりの仲間入りおめでとう（´∀｀ ）
http://www.tomshardware.com/2007/11/19/the_spider_weaves_its_web/page34.html

L2容量増やすとレイテンシが伸びるよ
インテルはAMDよりL2積んでるけどレイテンシは悪くて
L2にしては、速度がかなり遅い
結局は、バランスの問題

キャッシュって毎回探しにいくんだよ
hitしたら速く処理出来るけど
hitしない時は探しに行ってる時間がロスになる
無駄にデカイと遅くなるのはそういうことだ
自分の家の本棚から好きな漫画はすぐ見付けられるけど
広い図書館で同じ漫画置いてるか探すのは大変だろ

とは言っても一番参照頻度の高いL1を
小容量・キャッシュバスを太くし（256ビットバス）高速化をはかってるからな、Intelは。
L1小容量・高速化の方向はPentiumIII時代からIntelの伝統だ。
L2も大容量だが、その割に高速。

もちろんこれにはタネがあって、IntelのL1/L2は特定のアクセスパターンに
最適化して、よくあるケースでだけ高速になるようなパスルートを形成して
高速化しているから、K8〜K10のような
どんなアクセスパターンでも一定の速度が出るような作りをしていない。

パターンにないアクセスをすると一気にK8の1/10くらいに速度がガタ落ちするが
最適化したパターンでアクセスしてる限りはK8の2〜3倍の速度が出る。
こういう構造を支えるために自社製のコンパイラで最適化してないアクセスパターンの
コードを吐かないようにしている。もちろん最適化マニュアルでも注意している。


K8〜K10のが汎用ＣＰＵとしてはまっとうで正直な作りをしているといえるんだが。
だから技術系のサーバーではOpteron支持するところが多いな。

要約するとIntelは升でモッサリ

情報系大学を出た俺が色々要素があるんだけども
分かりやすく（？アバウトに？）説明してみる

L1 L2 L3 とキャッシュがあった場合
速度 L1>L2>L3
コスト L1>>L2>>L3
容量　L1<<L2<<L3
というような状態があって
重要度が高い（使用頻度が多い、や最近使われた等）データなどを
データ読み込み速度の早いL1に、その重要度が下がる場合は
読み込み速度がやや落ちるL2,L3といったように格下げで入れるようになってるんだが

Intelの場合、キャッシュの容量を大きくしてドカッと入れればいいじゃない派
AMDの場合、中に入れるデータをちゃんと整理すれば少しの容量でいっぱい入れれるでしょ派
データABCDEFGをキャッシュに入れることになった場合
IntelのキャッシュはL1[AB]L2[ABCD]L3[ABCDEFG]
AMDのキャッシュはL1[A]L2[BC]L3[DEFG]　　　　みたいな入れ方をする
Intelのキャッシュは容量が多いのでL1〜3まで同じデータが重複して入っても気にしない派
AMDは重複を許さずに整理する派

IntelのCPUの設計って美学がないよね。
その時その瞬間しか考えてない試作品れべる
いつまでK8と戦うの？

続き
※実際のようにIntelとAMDのキャッシュの容量も考えて↑のように書いた
ABのデータを読み込む必要になった場合は
Intelが高速・AMDの場合は多少遅くなることが起こるが
要求する読み込むデータが大きくなったりすると
Intel L1「AB」L2「ABC」L3「ABCDEFGH」HD「IJK」　※HD：ハードディスク
AMD L1「A」L2「BC」L3「DEFGHIJK」HD「」　
キャッシュに入りきらないデータはHDまで読み込みに行かなくてはならなくなる現象がおこる

キャッシュは電子的な速さだったのがHDの場合はカリカリと機械的な速さまで落ちる為
Intelの速度が下がる場合が多々起こる
逆にBだけとかABが必要になった時はIntelのが高速になる訳
キャッシュの容量がMBとかGBの時代だからすんごい量入れれるんだけど。L1〜L2とかも。

んで実際にはABCD〜みたいにデータが並んでなくて散り散りだったりするんで
その時の保存されたデータの場所次第だったりしてHD読み込みはAMDでも多々起こってる

Intel：必要なデータが速度の速いキャッシュに入ってる可能性が高い
ただし重複を認めているので無駄も多い
AMD：必要なデータがキャッシュ全体の中に入ってる可能性が高い
ただし重複を認めて居ないのでL1〜L3まで広域に散ってる可能性が高い


結局どっちがイイかってのは確定的には言えないんだけども
Intelが1人勝ちしてる時に後続がタイマン張るには他社は違うアプローチするしかなかったんだね

俺はIntel派ですorz

>>46
Intelは、とりあえず速くて時代の最先端を目指してる感があって
AMDはそれをどうやって安く作るかを目指してる感がある

Intel「とりあえず速くなるならCPUの設計とかどーでもいいよ　新商品は高く売れるし」
AMD「このコストでIntelに対抗するには設計から見直さないとだな」
みたいな？
競合他社うぜーとはお互いに思ってるかもだが
Intel「試作品できたよー」→AMD「それの廉価版作ったよー」みたいな流れがあるから
戦うって認識はあるだろうけど、相手を完全に撲滅は無理だと思ってるハズ

AMDはコストで考えてるんじゃなく技術屋の魂を感じるんだよね
だめだろって思ったら市場に出さない。
IntelのCPUはつぎはぎだらけでなんかめちゃくちゃ
スミスやケンツなんてラボから出しちゃ駄目だろw

　　 ＿＿＿__
　　|　　|　フ |
　　|　　|　.ェ.|
　　|　　|.　ノ |
　　|　　|. .ム.|
　　|　　|.(笑)|
　|￣|￣￣||ii~ |
　|　 |　凸（￣）凸

これは市場に出してよかったの？

64bit環境ならC2Dよかいいぜ

OSにもよるし、使い道にもよるんだよな結局。
それが判らないのかどちらか片方が優れてるかのように
もう片方をこき下ろす馬鹿がなぜか多いんだよな。

自分が持ってる物のが優れてるって話

>>52
効率はね。絶対性能では追いつかん（´∀｀ ）

片方？こき下ろされてるのはアムドだけだろ（´∀｀ ）

50以降、いきなり技術談義要素がゼロになって厨房畑になっとるな

スレ主の望んだ方向に向かってるだけさ

前世紀、（RDRAMを採用し始める前あたりからか）Intelは執拗に帯域・バス速度にこだわっていた。
国内外を問わず、どこのテクニカルライターも、そしてあの後藤もP4時代に「Intelが思っているほど帯域は必要ない。こだわりすぎだ」と言っていた。
実際倍近く帯域差があるのに、ほとんど性能差がなく俺様含むベンチマーカー達から不評を買っていた。

それがこんな形で結果が出るとは…。
メモコンを内蔵したAMDは高速ではあるが、設計変更が必要になるのでコアの革新が大変。
まるっきり作り替えるしかない。もう瀕死の状態。
Intelって短期的な見方は全然ダメだけど、長期的な展望は凄いな。

（Itaniumもどんでん返しがあるんだよ…きっと）

>>47
何でメインメモりすっとばしていきなりHDアクセスになるんだ？

>>59
インテルも来年末にNehalemでメモコン内蔵してバスをCSIで接続と、
バス系統をK8アーキテクチャ改みたいにするのだが。

>Intelって短期的な見方は全然ダメだけど、長期的な展望は凄いな。
全く違い、インテルは短期的な見方しか出来なくて、長期的な見方はてんでダメです。

デュアルコア化やメモコン内蔵やバス周りの改善は、AMDに大分遅れている。
もちろん独自の研究はしているだろうが、発表や市場投入はAMDの後。

クアッドコア化は一年は早かったけど、発表時期そのものはAMDと大差無い。

対応メモリもP4の時代にRDRAMだけを採用して、
メモリメーカの顰蹙を買い結局DDR対応に進み、FB-DIMM対応も将来的には微妙。

コプロ内蔵についても当面GPU内蔵(グラフィック用途限定)だけで、
汎用的な仕様については特に無し。

代わりに、シンプルなx86の32や80コアのCPU(GPU?)を打ち出しているが、
CPU+GPGPUのFusionに対して優位性はなさそう。

Itaniumは既にインテル内でも鬼子と化しているみたいだし、どんでん返しは多分ない。

>>59
なんかよく判って無い人が、わかったように批評をしてる典型だが・・

まず「バス速度」ってなんだよ。バスと言っても色々あるんだが。ていうか
PC内でデジタル情報がやりとりされる信号線は全部バスだぞw

たぶんＣＰＵ内の内部バス（L1バスかL2バスかレジスタバスかもはっきりしないが）の
事を言ってるんだろうが、普通、特に断りがなければ、FSBかメモリバスだぞ。。

「設計変更が必要ないコアの革新」ってのがあるなら見てみたいもんだ。w

Intelもメモコン入れる予定無かったっけ？
あと統合チップセットからVGA抜いて、その程度の処理が可能な
汎用コアをCPUに入れる計画もAMDとIntel両方でやってるようだけど

>>59-61
そんな単純な話じゃないって言うか・・IntelもAMDも長期的な展望考えた上で対策を打ったけど
それぞれの事情やメモリ業界の状況から、紆余曲折を経て、
今の状況になってんだけどねぇ。後藤もそんな事言ってないかと・・

AMDのメモコン内蔵での効能で、メモリのレイテンシ削減をまっさきに上げられるから
勘違いしてる人が多いけど、メモコン内蔵のもともとの理由はパフォーマンスのためじゃないし、
IntelのRD-RAM推進も帯域のためじゃないよ。

Intelのメモコン内蔵ももちろんパフォーマンスのためじゃあない。
FB-DIMMをやめて、メモリを安く大量に載せるため。

どっちのメモコン内蔵もサーバーやエンタープライズシステムでメモリを安く、
かつたくさん載せるためなんだよね。
全部説明すると長くなるから書かないけど。

いえインテルは先のことなど考えた設計してないでしょ

Intelも、一応先を考えてネトバ＋RD-RAMにしたんだぜ。Intelの場合、
RD-RAMが賭けの要だったんだが、それがはずれて全部崩れた。

１ ネトバはレイテンシいらずにして帯域だけで性能出せるようにした、
２ シリアルメモリでレイテンシ増えてもﾀﾞｲｼﾞｮﾌﾞ、
３ シリアルメモリでメモリ増やしていける、
４ ネトバでクロック上げていける、

Intelの計画は簡単に言うとこんな感じだった。RD-RAMがポシャラなければ
先々までいける計画だった。

ネトバはRD-RAMを前提にしたプロセッサで、
帯域さえ食わせてやれば性能を上げられるRISC指向の権化だった。
RD-RAMがダメになった時点でネトバの重要な利点の半分が失われて
電気食いで効率の悪い図体のデメリットだけが残ってしまった。

RD-RAMがうまく言ってれば180nm〜130nmのリーク電流増加の
憂き目にあってもネトバは破棄しなかっただろう。

L2が大きすぎるとクロスバスイッチの負荷が高まるからって
AMDの中の人が言ってなかったっけ？

>>43
CoreMAのL1Dって256bitだったっけ？

>>67
ﾈﾄﾊﾞは1GHz競争でAMDに先を越されたから生まれた。
ﾊﾟｲﾌﾟﾗｲﾝを増やして、擬似的に並列処理を行うHTTの基本論文はあった。
その副産物としてｸﾛｯｸを上げ易い構造である事も判明していた。
ｸﾛｯｸあたりの性能が落ちる事も判明していた。
それでもﾑﾘﾔﾘ製品にしただけ。

当時のｽｹｼﾞｭｰﾙを見ても、PentiumMの微妙な位置と、いままでにないｽﾊﾟﾝでP4が発表＞ﾘﾘｰｽ予定と、
かなり急拵えだったことが解る。
当時は5G、10Gと大風呂敷を敷いていたものの、実際は4GHzを超える事無く、付け焼刃が露呈した形で終了。
それが全てですよ。

でも俺はIntel派なんだぜ？
Intel派だから、こんなくだらんコトをしたIntelが許せないんだぜ？

>>70
1GHz競争は関係無いだろ…。
Ath1Ghz発表とP4発表は7ヶ月しか差が無いんだし。

Pentium�V1.13GHｚの不具合騒ぎがあってこれ以上Pentium�Vでクロックを
上げるのがキツくこのままじゃクロックでAMDにどんどん先にいかれてしまうことを
懸念してやや前倒しでPentium4を出したと聞いていたが？

Pentium4が出る前にCoppermine→CoppermineT→Tualatinと出るはずで
Tualatinが早く出ていれば1.4GHｚまではクロックが上がったので
ネットバースト自体もうちょっと先になったはずだったとか？

>>72
クロックアップが厳しかったのは確かだけど、P4自体は00年2月に発表→11月出荷開始と
普通の年末商戦に合わせたスケジュールでそ。
実際の年末商戦はP3-1Ghzが売れまくってP4売ったの1個だけだったなw

>ﾈﾄﾊﾞは1GHz競争でAMDに先を越されたから生まれた。
>Pentium�V1.13GHｚの不具合騒ぎがあってこれ以上Pentium�Vでクロックを上げるのがキツくこのままじゃクロックでAMDにどんどん先にいかれてしまうことを


こらこら！
それ、自作板の生かじりの厨房が「ネトバ失敗はAMDのせい〜」って
アム厨を煽るためによく言うたぐいの妄言だろ。。真に受けてる奴いたのかよ！
その主張、Intelがタイムマシン持ってない限り絶対に成立しないからw

ＰＣについてちょっと詳しい奴なら鼻で笑うような話。

つか初代Pentium4（=Willamette）が
ハイパーパイプラインで
高クロック指向のＣＰＵになると言う
基本的なアーキテクチャ情報は
Intelが１GHzレースで敗れる
１年も前から出てるって

>>71
発表からﾘﾘｰｽまで異常に短いｺﾄに気付けよ。

>>74
お前も知らな杉。
元々IntelはP6時代から鯖市場の対RISCを想定していた。
自社で鯖用のﾁｯﾌﾟｾｯﾄを開発するﾘｿｰｽが無いから鯖瀬戸に○投げしたのは業界じゃ有名な話。
その裏で何作ってたかってーと、ｴﾝﾀｰﾌﾟﾗｲｽﾞ向けにItaniumを開発しつつ、
P6アーキテクチャをよりRISCに近付ける方向で動いていたXEONのﾈﾄﾊﾞ計画をP4へﾄﾞﾛｯﾌﾟﾀﾞｳﾝしただけ。
初期はHTTが有効じゃなかったのは、急ぐ必要性があったからその部分を後回しにしただけ。
同時に今で言うPenMが鱈鯖の後継として動いていたが打ち切り。
ノートPC用の低TDPなﾈﾄﾊﾞがなかなかできず、再開。
おかげでPenMも異例の速さで発表＞出荷。

ついでに失敗をなすりつけるとか被害妄想強杉。
Intelは昔から失敗ばっかり繰り返してるアホな企業だぞ？
Intel派は結構自虐的なんだよ。

ついでに言うと、そのころにはまだ
PentiumIII（Coppermine）の発売前だ

>>76

突っこまれて
なんか色々調べてきたみたいだが
>>70で言ってたことに
突っこまれた内容とは全然関係ないだろ、それ

時間軸超越した推理展開すんなよ

>>76 要するに、

＞ﾈﾄﾊﾞは1GHz競争でAMDに先を越されたから生まれた。

というのは
”Xeon向けに作っていたネトバをAMDにクロックで先に行かれたから
デスクトップ向けに持ってきたんだ” という意味だと言いたいわけ？

それだとネトバは1GHz競争で越されたから”生まれた” という
日本語はおかしいでしょ。ネトバが　”デスクトップに来たのは”
AMDのせい、だというなら意味通じるけど。

思った通りすでにキャッシュとはまるっきり関係ない話になってるなw

>>76
Willametteが00年末に出るって情報は98年10月に出てるし、Xeonと同一コアってのも同時に出てるがな。
98年10月ってPentium2とK6-2の時代ですぜ？

76読んでから70読んだ
同じIDだった
吹いた

>>73
なんかそのスケジュール自体が前倒しの結果だと聞いていたよ。
1.13の回収騒ぎが無ければそのままPentium�Vが好調なんでしばらくは
そっちで推して行く予定だったとか。
結局Coppermine-TはDstepということになってその後どんどんそちらに移行して
なんかバルクだとCoppermine（Dstep）の1.1GHｚとか出ていたらしい、
1.13時点でDstepになっていたらネットバーストはもうちょっと投入は先送りで
コードネームのWillametteをそのままCPUの名前にして出すという案もあったとか。

Penプロから続いたP6とはあまりに違いすぎてこれはもはやPentiumではない
見たいな意見が社内でもあったとか無かったとか。

Pentium4の予定が前倒しかどうかについては他の奴も
どうでもいいんじゃね。
Intelの予定前倒しはよくあるだろ。