INTEL Core 2 Duo/Quad Part68

FSBを上げると足まわりが強くなる。
例えばメモリレイテンシ等はC2DよりX2の方が小さいということになっててそれが常識のように言われているが・・・・

FSBを上げてメモリを詰めてやるとメモリレイテンシはメモコン搭載のX2と殆ど変わらない。

アム厨が自爆した例　(メモリレイテンシ)

Core 2 Duoはやっぱりもっさりだったす Part14
../../pc9_jisaku/1171/1171666866.html#537


537 名前：Socket774 投稿日：2007/02/28(水) 22:49:52 ID:Ny1Qeax0
[email protected]
Sandra
ランダムアクセス：63ns

538 名前：537 投稿日：2007/02/28(水) 23:29:00 ID:Ny1Qeax0
参考までにC2Dでも同じ事をやってみた
[email protected] Mem：DDR2-1000 4-4-4-8
Sandra
ランダムアクセス：55ns

ちなみにCPUの実クロックは無関係、倍率を落とし400x6=2.4GHzにしてもメモリレイテンシは55nmだ。

55nm→55ns

誰か車で例えてくれ

>>733
こういうデタラメ解説するからアホが混乱するんだと思う。

FSBは高速道路の最高時速と思ってくれ、Intelはマルチドロップバスなので専用レーンではなく、
上り下り及び高速車(フェラーリ)〜低速車(早苗コンバイン)まで同じ道路を走る。

>>736
どこがデタラメ?
解説プリーズ
言っておくけどX2の内臓メモコンは性能悪いぞw

>>738
FSBはその名の通りCPUとチップセットを繋ぐバスでしかない。
足まわりという様な曖昧な表現は役に立たないし、
メモリレイテンシのFSB依存度が高いかの様なミスリードが間違っている。

C2Dのメモリレイテンシ削減の最大の要素はキャッシュとプリフェッチであって
FSBに拠るものではない。

> メモリレイテンシのFSB依存度が高いかの様なミスリードが間違っている。
依存度高いぞw
ちゃんと実験してから騒げよ(ゲラゲラ

ちなみにメモリレイテンシを決めるのはメモコンだけではない。
故に「X2の内臓メモコンは性能悪い」これも間違っている。
メモリアクセスに影響するのはLoad/Storeユニット、プリフェッチ、OoOLoad、バス、メモコンなどなど
様々な物がありメモコンはその一つでしかない。

0IO2Fsz0はCPUクロックアップによるレイテンシ削減を
FSBアップによるものだと勘違いしてるだけ。