CPUアーキテクチャについて語れ ８
>>850の話すけど、POWER6+について"POWER6 MC(multi core?)"という言及が
ある文書が見られるすから、4-core集積する可能性が大きい模様す。
https://www-926.ibm.com/events/swgp/swgpus.nsf/elementsPDF/Palidades%20ISV%20Power6%20r2%20%205-23-07/$file/Palidades%20ISV%20Power6%20r2%20%205-23-07.pdf (p.25参照)
POWER7/PERCSについてすけど、IBMわHPC向けのフラッグシップとして次のような構成を
予定しているらしいす。
・4GHz
・8-core
・4-die MCM
・上記のチップ(モジュール?)を2U筐体に8-socket分搭載 (ノードあたり256-core)
・2U筐体あたりの消費電力わ約10KW。流石に水冷を予定
・上記の2U筐体をラックあたり12個で約50TFlops/rack。消費電力わ約130KW
このラックを256台ほど並べて10PFlopsを目指す模様す。
ある文書が見られるすから、4-core集積する可能性が大きい模様す。
https://www-926.ibm.com/events/swgp/swgpus.nsf/elementsPDF/Palidades%20ISV%20Power6%20r2%20%205-23-07/$file/Palidades%20ISV%20Power6%20r2%20%205-23-07.pdf (p.25参照)
POWER7/PERCSについてすけど、IBMわHPC向けのフラッグシップとして次のような構成を
予定しているらしいす。
・4GHz
・8-core
・4-die MCM
・上記のチップ(モジュール?)を2U筐体に8-socket分搭載 (ノードあたり256-core)
・2U筐体あたりの消費電力わ約10KW。流石に水冷を予定
・上記の2U筐体をラックあたり12個で約50TFlops/rack。消費電力わ約130KW
このラックを256台ほど並べて10PFlopsを目指す模様す。
|
|
|