CPUアーキテクチャについて語れ 7
>>470
-----------------
シャッフル単位が128ビットになったことで、１μOPsで処理できるようになったことで
-----------------
クロスバースイッチって知ってるすか？AltiVec特許での請求範囲わ、こうなっているす。
http://patft.uspto.gov/netacgi/nph-Parser?Sect1=PTO2&Sect2=HITOFF&u=%2Fnetahtml%2FPTO%2Fsearch-adv.htm&r=1&p=1&f=G&l=50&d=PTXT&S1=5,996,057.PN.&OS=PN/5,996,057&RS=PN/5,996,057
=================
8. The apparatus of claim 7 wherein the vector elements of said first and second vector
registers comprise a set of 2.sup.n input vector elements, and wherein, in response to each
of said vector elements of said control vector, the combination network selects one of said
2.sup.n input vector elements.
=================
-----------------
シャッフル単位が128ビットになったことで、１μOPsで処理できるようになったことで
-----------------
クロスバースイッチって知ってるすか？AltiVec特許での請求範囲わ、こうなっているす。
http://patft.uspto.gov/netacgi/nph-Parser?Sect1=PTO2&Sect2=HITOFF&u=%2Fnetahtml%2FPTO%2Fsearch-adv.htm&r=1&p=1&f=G&l=50&d=PTXT&S1=5,996,057.PN.&OS=PN/5,996,057&RS=PN/5,996,057
=================
8. The apparatus of claim 7 wherein the vector elements of said first and second vector
registers comprise a set of 2.sup.n input vector elements, and wherein, in response to each
of said vector elements of said control vector, the combination network selects one of said
2.sup.n input vector elements.
=================
|
|
|