AMDの次世代CPUについて語ろう 4次世代

これまでのまとめ。

K8LのL3はL1L2と完全な排他構造となる。
排他構造とする理由はL1L2が排他構造で各コア毎に独立したキャッシュを持つから、L3を積んでもL1L2を走査した後に、
他コアへのL1L2の照会(コヒーレンシ制御の為)を必要とするから、L3は出来るだけL1L2と排他なキャッシュである方が効率が良くなるからだ。
不完全な排他構造の疑惑が>>801に書かれているが、上記のようにL1L2の走査後に必ず他コアへの照会がある為、L3は完全排他構造を維持できる。
次に、L3はダーティキャッシュ(破棄時にメモリへの書き込みが必要なキャッシュ)を含まない。
ダーティキャッシュの書き込みはL2より破棄されるときに行われる。
これにより、L3はメモリが保持するデータの写しでありヒットすればそれなりにレイテンシが向上するという性質を持つ。
他スロットのL3とのコヒーレンシ制御は厳密である必要がなく(ダーティキャッシュを含まないし、共有制御はL1L2のみで良い)照会パケットは送らない構造だと思われる。
この為、L3と実メモリは同時にアクセス可能となる。

ふーやっと解析終了・・・長かったぜ。