Intelの次世代CPUについて語ろう 17プラン

>>862
「コンロー→コンロ→焜炉→爆熱っぽい名前だから悪い名前」っつー
発想は、例えば
「海→Sea→シー→シ→死→縁起悪いから海の呼び方変えたほうが良くない？」
と同レベルだってこと分かってる？

わざわざ日本の言葉を考慮して
名前をつけることはまずないんじゃないの
日本のみがターゲットになってるなら別かもしれないけど
どっちにしろアンチはマイナスな名前を無理やりつけてくるから関係ないんジャマイカ

ウンコ、チンコも特に問題は無いから大丈夫だろｗ

ヴィーヴテクノロジなんて日本考慮してない代表では
日本人には発音しにくい聞き取りにくい

>>870
しかし藁、ﾌﾟ、炭・・・糞コアだった。
河童、鱈、北森・・・良コア。
雷鳥、蓑、苺、真皿、偽皿、豚、黒浜、新城、勝銃、紅・・・。
AMDには外れがない。

AMDの話なんかしてないわけだが
厨房は散れ散れ

>>870
ガソリンのエクソンは、日本のことを考慮して名前を変えた
そうだよ。最初はエンコにするつもりだったそうな。(w

>>873
糞コアか良コアかは別としてペニスがあるだろ

製品名ならともかく、一部のマニヤしか気にしないただの開発コードに
他言語圏での響き云々とか自意識過剰もいいところだと思うが。


今回はPentiumって名称も変えてくるかもしれないから、そっちのほうがインパクトを与えうる。

>>876
>>873にはちゃんと紅って書いてあるだろ。

こじつけにも程があるぞ>878

心底どうでもいい

藁は感じが糞に似ているな。
今の時代、クロックでも効率でも負けるいいところなしだけどな。
コンロはどうなることやら。

INTELのメニーコアは、100個のコアーとかいっているが、
5年後にPentium４のことを考えると、コアが40個くらいか？
コアを増やす方が、クロックをあげるより難しそうだ。

はぁ？
フルセット揃ったコアを載せる必要なんてないんだから

SIMD専用だったり逆に非搭載だったり、単純なコアの物量を増やして
スレッド数で性能を稼ぐアプローチだろ。
現状でもクロックを2倍にするよりコア数をたとえフルセットのままでも4倍にするほうが簡単。

確かにそうだが、SMPの方が作るの簡単そうなんだが。OS含めて。
コア数は増えるだろうな。スレッドは４つまでならクロックよりありがたい。

>>883
そういう特殊戦向けがネットバーストだったわけで見事玉砕したわけだが

SIMD専用コアでもソフトライセンスは必要だろうか。ｗ

>>873
アム房が意図的にIntel製品には熱そうな名前を捻出していることに気づけよ。
大体、その手の名前をこのんで使っているのは厨房が多いからな。
まともな書き込みするやつはちゃんとした表記で書いてる。

>>886
SPEみたいな小さなローカルメモリで走るOracleが書けるかが問題だなｗｗ

「アム房」「アム厨」とかを好んで使っているのも真性厨房が多いからな。

メニイコアをやるんだったらフルセットかつ性能的に偏りのあるコアをいろいろ積んで
スレッド管理チップみたいなもんが動的に最適なコアにスレッドを割り振るようにするのかねえ。

>>890
普通にIRQLで管理するんじゃ？

全然関係無いけど、R500のShaderのハードスケジューラー
ってどんな実装してるんだろね？

>>891
どうだろうねぇ。
興味はあるけど俺にはちと高尚すぎる話題だな。
D3Dのプログラム書いたことないんで。
それと一応スレ違い。

>>887
そこに上がってるので熱そうな名前って炭だけじゃん。

CPUファンが止まったり外れりしたら即死するAthlonコアってなんだったっけ？

>>894
炭

>>891
IRQLって・・・何考えてんだ？

PS3のCELLとかその辺みたいなヘテロジニアスマルチコアは明示的にどのコアを使うか指定できるんだろうけど、
PC用はそうはいかないんで動的スケジューラ(?)がいりそうだね。

そのコントロール含めてCell（OS）だよ
だから、ユーザーは意識せずともコアが増えればスケーラブルに性能を伸ばすことが出来る

というのがウリ

箱360の2スレッド3コアのほうがはるかに使いやすそうだけどね

AMDは、今考えりゃK8以前はすべてはずれみたいなもんだったろうに…。

やはりメモリコントローラ統合は伝家の宝刀。
先に抜いた方が何とやら。

PPEのジョブスケジューリングや、分散型SPEカーネルは現時点では相当ウンコらしい
恐らく8個(7個)のSPEのうち半分は不良債権と化す

そもそも開発チームは冗長性を見込んで多めの6個と検討していたのに、あのおっさんが余計なことを

>>900
そんな気もするがインテルは一生抜かなそうなんだよ。

どのみちNetBurst路線でもAESアクセラレータとかは載せる予定だったんだろ。
Javaや.NETのアクセラレータは乗っけて欲しいね

FB-DIMMの世代では、抜くという話も。

>>904
確かにナ

Whitefield の世代で抜くことは決定済みじゃないの？ 2007Q2 だっけ?
順調に行ったとして、デスクトップやノートだと 2007H2 か 2008H1 ぐらい？

ノートを中心に今のマシンのほとんどはすでにUMAになってるから
メモリコントローラがCPU側に来るとデメリットもそれなりだよなぁ

メモリ → GMCH → ビデオ
が
メモリ → CPU → ノースブリッジ → ビデオ
と1hop増えるわけだから、ビデオチップに対するレイテンシは
犠牲になるだろうね。

ただ、ビデオチップの仕事はストリーム処理なわけで、
レイテンシの影響は軽微な筈だから、バンド幅さえきちんと
確保していれば、実のところ悪影響はほとんどないんじゃないの？
既にそういうアーキテクチャへ移行している Athlon 64 の方が、
Pentium 4 よりもゲーム系のベンチマークではむしろ高速なこと
が多いってことは、この推測を裏付けていることになると思うん
だが。

たぶん、メモリコントローラ内蔵で改善される CPU のレイテンシ
の影響の方が、ずっと効いているんだろうね。

それのデメリットってのは従来と違う実装が必要になるという
チップセット設計側の手間の問題で性能的問題ではない。

>>908
そらディスクリートな3Dグラフィックスの話であって、UMAなシステムではちょっと事情が違うだろう。

なんせ使えるメモリ帯域がIntel用なら最大800MHz/128bit(DDR2-800 DualChannel)なのに対し、
K8では最大でも上り16bit(1GHz)+下り16bit(1GHz)でしかないからね。
UMAシステムではメモリ帯域はあればあるほどいいから、柔軟に高速なメモリを採用できるほうがいい。
レイテンシは大して問題にならんようだ。

レイテンシやパフォーマンスの問題ではなくて、
なにもせずとも常にDAC読み出しのためにバスが動き続けることが果たして
消費電力的にもいいことなのかわからん

ってことだ

　北橋にVRAMを混載すればいいのでは？

>>910
なんかいろいろ勘違いがある気がするな。
まず K8の HyperTransportの片方向の速度は 16bit×1GHz=2GB/s
ではなくて、16bit× 2(DDR) ×800MHz=3.2GB/s だろう？

それに Intelで最大800MHz/128bit(DDR2-800 DualChannel)というが、
現状、Intel 製チップセットでサポートされているのは DDR2-533
までだろう? 将来の話である DDR2-800 と引合いに出すのに、現状の
K8 のメモリバンド幅と比べるのは変だよ。

AMD は、来年頭に Socket M に移行して、DDR2 をサポートする。
それと同時に HyperTransport も 2.0 にバージョンアップし、
クロックも 800MHz から 1.0〜1.4GHz に向上する。また 16bit 幅
というのは固定ではなく、2bit 〜 32bit までの幅を選択できるから、
2.0 で 32bit 幅を選べば片方向 11.2GB/s までサポートできる。
この世代になると、片方向のみの場合で DDR2-800 DualChannel と
ほぼ等速、トラフィックが双方向ある場合は倍の性能となる。
というわけで、まったく遜色ない値なんだが？

>>913
ああ、HyperTransportについては間違ってたようだ。Up1GHz/Dl1GHz DDRで8GB/sかな。
でもメモリはいまだにDDR400のDualだから6.4GB/sだね。廉価機だと3.2GB/sか。

先の話はともかくとして、現状でメモリコントローラ内蔵のK8用チップセットでは広帯域のメモリを提供できてないことは事実でしょ？
DDR2-800も当面先になってしまうし、しばらくはメモリ帯域に合わせて内蔵グラフィックスもそれなりにチープなものにせざるを得ない。
もうDDR2-800はすぐそこだし、DDR2-667も完全に軌道に乗ってるからね。

> HyperTransportについては間違ってたようだ。Up1GHz/Dl1GHz DDRで8GB/sかな。

その 1GHz, 8GB/s って値はどこから拾ってきたんだ？
現状、Athlon 64 や Opteron の CPU間リンクに使われている HyperTransport
のバンド幅は、PC3200 デュアルチャネルと同じ片方向 6.4GB/s だよ。
ttp://pc.watch.impress.co.jp/docs/2003/0916/kaigai023.htm

もっとも Opteron は HyperTranport リンクを 3本積んでいるので、
その意味では、さらにその 3倍のバンド幅があるわけだが。

> 先の話はともかくとして、現状でメモリコントローラ内蔵のK8用チップセッ
> トでは広帯域のメモリを提供できてないことは事実でしょ？

DDR2 をサポートしていない以上、ハイエンドでのメモリ帯域では現状負けて
いるのは確かにその通りだな。
ただ、UMA の主用途はグラフィック統合型チップセットなので、現時点で
これは全く問題になってないと思うんだがどうよ？
グラフィック性能をちょっとでも気にする場合に、チップセット統合の
グラフィック機能を使う奴はおらず、必ずビデオカード側にメモリを搭載
するからな。
チップセット統合グラフィックのように、プアーな性能しかない場合には、
6.4GB/s でもむしろ余るぐらいなんじゃないのか？

> DDR2-800も当面先になってしまうし、しばらくはメモリ帯域に合わせて
> 内蔵グラフィックスもそれなりにチープなものにせざるを得ない。
> もうDDR2-800はすぐそこだし、DDR2-667も完全に軌道に乗ってるからね。

DDR2-667 や 800 が、グラフィック統合チップセットの主ターゲットである
安価なマシンで使われる時代には、Socket M が普及しているから全く問題
なかろう。双方向で見るとインテル系の倍のバンド幅になるから、むしろ
インテルの方がヤバいんじゃないのか？

おっとっと、今年に入ってから 1GHz 8GB/s 版が出てたのか。
失礼した。

今年に入ってからというのも語弊があって、Athlon 64 の方は
去年からだったんだな。ちょっと目を離してるとすぐ時代遅れ
になっていかんな。

あと、気になってもう一度調べてみたんだが、
HyperTransport のバンド幅として >>915 に挙げた後藤氏の
記事は誤りで、やはり俺が最初に書いた >>913 が正しかった。
クロックが 1GHz に上がっているから、片方向 4GB/s という
ことになるな。
例えば
ttp://www.amd.com/us-en/assets/content_type/white_papers_and_tech_docs/33425.pdf
を見れば、
One 16-bit link supporting speeds up to 1 GHz (2000 MT/s)
or 4 Gigabytes/s in each direction
とはっきり書いてある。

DDR-400 メモリでもデュアルチャンネルだとバンド幅が足らない
計算になるが、問題になってるって話を特に聞かないのは、
やはり UMA で使われるグラフィックス統合型チップセットの
性能がプアーなせいじゃないのかな。

>>908
CPUコアアーキテクチャが全然別物だから、メモコンの実装の差異がパフォーマンスを決めてるという
論調はおかしい。