AMD OpteronにHammerろう 36way
12万で開発環境付きで144か。
１Uの146もディスクを付けたら同じような値段かな。
１Uの146もディスクを付けたら同じような値段かな。
1000！
だったらｿｹFまで254買わずに248使う（貧乏なんで）
だったらｿｹFまで254買わずに248使う（貧乏なんで）
AMDも偉くなったね・・・
何かトラブルの質問があると「それはインテルですか？AMDだったら・・・」
が常識だった時代はどこへやら。
何かトラブルの質問があると「それはインテルですか？AMDだったら・・・」
が常識だった時代はどこへやら。
これからは、
"AMD64 または100%互換で動作保証"
となるわけだ。
つまり、印はサポートできねぇ、と。
"AMD64 または100%互換で動作保証"
となるわけだ。
つまり、印はサポートできねぇ、と。
1000だったら、さっき出したうんこを肛門にもどす！
>>926
なんだ、Intelは結局デュアルコア対決を断ったのか。
なんだ、Intelは結局デュアルコア対決を断ったのか。
自作で939のOPは必要なのだろうか
>>934
なるほど
なるほど
937 ：T.A. ◆Vr3ZLNzp5. ：2005/09/16(金) 22:33:29 ID:VL6Ff1U2
遅レスだけど・・・
>>917
パッケージ上の配線とかチップコンデンサとか色々違うのはわかるけど、そこまでするの？
ClawHammerではSocket754とSocket940、NewCastleではSocket754とSocket939があるから
そこまで違うとは思えないんだけど？
AMDじゃないけど、IntelだってPrescottでSocket478とLGA775、GallatinでSocket603とSocket478
なんてのもあるんだし。
>>917
パッケージ上の配線とかチップコンデンサとか色々違うのはわかるけど、そこまでするの？
ClawHammerではSocket754とSocket940、NewCastleではSocket754とSocket939があるから
そこまで違うとは思えないんだけど？
AMDじゃないけど、IntelだってPrescottでSocket478とLGA775、GallatinでSocket603とSocket478
なんてのもあるんだし。
Socket939
┌─┐
｜も.｜
｜う |
│来│
│ね│
│え .|
│よ .|
ﾊﾞｶ ｺﾞﾙｧ │ !!.│
└─┤ ﾌﾟﾝﾌﾟﾝ
ヽ(`Д´)ﾉ ヽ(`Д´)ﾉ (`Д´)ﾉ （ `Д）
|￣￣￣|─|￣￣￣|─|￣￣￣|─□（ ヽ┐U
〜 〜 ￣◎￣ .￣◎￣ ￣◎￣ ◎−>┘◎
｜も.｜
｜う |
│来│
│ね│
│え .|
│よ .|
ﾊﾞｶ ｺﾞﾙｧ │ !!.│
└─┤ ﾌﾟﾝﾌﾟﾝ
ヽ(`Д´)ﾉ ヽ(`Д´)ﾉ (`Д´)ﾉ （ `Д）
|￣￣￣|─|￣￣￣|─|￣￣￣|─□（ ヽ┐U
〜 〜 ￣◎￣ .￣◎￣ ￣◎￣ ◎−>┘◎
>>938
( ﾟдﾟ)σ)´Д｀)ﾌﾟﾆﾌﾟﾆ
( ﾟдﾟ)σ)´Д｀)ﾌﾟﾆﾌﾟﾆ
939のOpteronはUnbufferedNonECCメモリで動いたりしないのかなー。
>>941
人柱よろ
人柱よろ
>>937
本当にLSI関係者？
ピン配変えたいけどバルクから作り直さなきゃならないから
仕方なく基板の方で対応したとかっていう会話聞いた事ない？
AMDの中の人じゃないから保証はできないけど
それらは「全部」互いに別チップだと思われ。
90nmに関して
939 Athlon 64はあるが939 Sempronはなく
754 Sempronはあるが754 Athlon 64がない
という事情をどう考える？
単なるマーケティング上の理由だとでも思ってる？
コストを考えるならできるだけ早く全量90nmへ移行した方が
作り分ける手間も減るしダイ面積からも有利なのに。
ちなみにPen Dはたったあれっぽっちの変更なのに
開発に「9ヶ月」もかかってるわけで。
本当にLSI関係者？
ピン配変えたいけどバルクから作り直さなきゃならないから
仕方なく基板の方で対応したとかっていう会話聞いた事ない？
AMDの中の人じゃないから保証はできないけど
それらは「全部」互いに別チップだと思われ。
90nmに関して
939 Athlon 64はあるが939 Sempronはなく
754 Sempronはあるが754 Athlon 64がない
という事情をどう考える？
単なるマーケティング上の理由だとでも思ってる？
コストを考えるならできるだけ早く全量90nmへ移行した方が
作り分ける手間も減るしダイ面積からも有利なのに。
ちなみにPen Dはたったあれっぽっちの変更なのに
開発に「9ヶ月」もかかってるわけで。
意見自体は同意だが939Sempronは存在するぞ。
>>943
>本当にLSI関係者？
>ピン配変えたいけどバルクから作り直さなきゃならないから
>仕方なく基板の方で対応したとかっていう会話聞いた事ない？
Athlon64の類のCPUはまさに「基板」の上にチップが乗っかっているようなもんだから、
「基板」の方で対応すれば十分ってことになるね。
チップ上のパッドの位置は同じでも基板で変換すれば大丈夫ってわけだ。
ちんまいパッケージに詰め込んだチップとはわけがちがうよ。
>AMDの中の人じゃないから保証はできないけど
>それらは「全部」互いに別チップだと思われ。
オレは違うと思う。
>90nmに関して
>939 Athlon 64はあるが939 Sempronはなく
>754 Sempronはあるが754 Athlon 64がない
これは嘘
>ちなみにPen Dはたったあれっぽっちの変更なのに
>開発に「9ヶ月」もかかってるわけで。
テープアウトからチップがでてくるだけでンヶ月かかるんだから当然。
変更量以前の問題。
>本当にLSI関係者？
>ピン配変えたいけどバルクから作り直さなきゃならないから
>仕方なく基板の方で対応したとかっていう会話聞いた事ない？
Athlon64の類のCPUはまさに「基板」の上にチップが乗っかっているようなもんだから、
「基板」の方で対応すれば十分ってことになるね。
チップ上のパッドの位置は同じでも基板で変換すれば大丈夫ってわけだ。
ちんまいパッケージに詰め込んだチップとはわけがちがうよ。
>AMDの中の人じゃないから保証はできないけど
>それらは「全部」互いに別チップだと思われ。
オレは違うと思う。
>90nmに関して
>939 Athlon 64はあるが939 Sempronはなく
>754 Sempronはあるが754 Athlon 64がない
これは嘘
>ちなみにPen Dはたったあれっぽっちの変更なのに
>開発に「9ヶ月」もかかってるわけで。
テープアウトからチップがでてくるだけでンヶ月かかるんだから当然。
変更量以前の問題。
947 ：T.A. ◆Vr3ZLNzp5. ：2005/09/17(土) 01:36:10 ID:IpjVUlKf
>>943
一応LSI関係者ですが、半導体製造メーカーじゃなくて半導体製造「装置」メーカー勤務なんで、
そこまで深い話は現場じゃ聞けないです。(^^;
あと、完全に否定してるわけじゃなくて、そこまで詳しくはないので半分質問交じりなんですが・・・
ただ、ピン配列が変わると別チップになるとしても、ベースの設計は基本的に一緒で変更は大規模な
ものではないはずですよね？
現にK8シリーズは製造プロセスとソケットの組み合わせがK7時代の比ではないのに並行して同時期に
ああいった製品がラインナップされてるんで、大規模な変更が必要なら生産能力に不安を抱える
AMDにはかなりリスキーなことだし。
生産の移行という点で考えれば、早目にDDR2対応コアに移行しておいて派生チップとしてDDR版を作って
徐々に生産割合をシフトするほうがいいような気もするんですが・・・
新ソケットが出たとしても即座に旧製品打ち切りってわけにも行かないはずだし。
・・・あと、90nm Socket754 Athlon64は確かにないけど、Turionは90nm Socket754じゃなかったっけ？
一応LSI関係者ですが、半導体製造メーカーじゃなくて半導体製造「装置」メーカー勤務なんで、
そこまで深い話は現場じゃ聞けないです。(^^;
あと、完全に否定してるわけじゃなくて、そこまで詳しくはないので半分質問交じりなんですが・・・
ただ、ピン配列が変わると別チップになるとしても、ベースの設計は基本的に一緒で変更は大規模な
ものではないはずですよね？
現にK8シリーズは製造プロセスとソケットの組み合わせがK7時代の比ではないのに並行して同時期に
ああいった製品がラインナップされてるんで、大規模な変更が必要なら生産能力に不安を抱える
AMDにはかなりリスキーなことだし。
生産の移行という点で考えれば、早目にDDR2対応コアに移行しておいて派生チップとしてDDR版を作って
徐々に生産割合をシフトするほうがいいような気もするんですが・・・
新ソケットが出たとしても即座に旧製品打ち切りってわけにも行かないはずだし。
・・・あと、90nm Socket754 Athlon64は確かにないけど、Turionは90nm Socket754じゃなかったっけ？
>>947
Turionもそうだが、モバアスに90nmがある。
Turionもそうだが、モバアスに90nmがある。
メモリだとメタルオプションって手法があって、DDR1/2両対応に出来るって聞くけど、
CPUじゃ無理なのかな？
CPUじゃ無理なのかな？
フル活用つっても今のDDR2なんて低消費電力くらいしか…
つかDDR1と同程度の性能レンジがあるなら喜んで移行するけどな
もうちょっとレイテンシがどうにかならんと
つかDDR1と同程度の性能レンジがあるなら喜んで移行するけどな
もうちょっとレイテンシがどうにかならんと
Sun Ultra 20 Workstation ってnForce4 Ultraなのにチップセットファンがないんだな。
マザーはTomcat K8Eとそっくりだね、OEMか。
>>936
いや同じものだろ。
K8のメモリコントローラーはDualChannel、SingleChannel両対応。
もちろんRegistered、Unbufferedにも対応している。
それをプラットフォームに合わせてBIOSでDisable Enableしてるだけだ。
でないとAMDの製造リソースから考えても非効率的過ぎるからな。
ちなみにSocket939はもともと予定になかった。
AMDとしては754と940の二本柱で行く予定だったが、
市場の要求が多かったためDualChannelの939が後に登場した。
つまりマーケットの都合であって、チップの都合ではない。
いや同じものだろ。
K8のメモリコントローラーはDualChannel、SingleChannel両対応。
もちろんRegistered、Unbufferedにも対応している。
それをプラットフォームに合わせてBIOSでDisable Enableしてるだけだ。
でないとAMDの製造リソースから考えても非効率的過ぎるからな。
ちなみにSocket939はもともと予定になかった。
AMDとしては754と940の二本柱で行く予定だったが、
市場の要求が多かったためDualChannelの939が後に登場した。
つまりマーケットの都合であって、チップの都合ではない。
H8DCEのBIOS1.0c出てます
「実は血がつながっていない」というような安全弁は一切ついていない。
>>955
変更点のリストがみつからない……
変更点のリストがみつからない……
DDR1とDDR2じゃ64ピンも増えてるんだし、PostedCASがあるし
プリフェッチが単に２倍になっただけじゃないと思われ。
それにDDR2のレジメモリは店頭じゃほとんど見ないし、馬鹿みたいに高いし。
>ただ、ピン配列が変わると別チップになるとしても、ベースの設計は
>基本的に一緒で変更は大規模なものではないはずですよね？
本当にプロセスさん？
半導体上の機能ブロック、SRAMとか演算器とかROMとかスタセル部分とか
の配置は、自在に変えられる。
どこに何を置くのか？という「置き方」はマスク登録という特許の１つとしてIP扱い。
ATXとかマイクロATX、BTXみたいなマザボにはどこにどんな石を置くのかが
決まってて、それに合わせてCPUのピン配置が決まり、そのピン配置に合わせて
機能ブロックの位置変更が行われる。
その際はボンディングパットの位置も変わる。
半導体を記述する回路記述言語系のコンパイラは、まずそこから書き始めるんだよ。
ステッパのレチクル変更は毎日っていうか毎時間行われ、CPUの回路変更は
１日２４時間常に行われる。
どこの社も毎時間回路をアップデートしながら生産し続けるんだよ。
アセンブリの変更だけで対応するってのは、あんまり聞かないな。
プリフェッチが単に２倍になっただけじゃないと思われ。
それにDDR2のレジメモリは店頭じゃほとんど見ないし、馬鹿みたいに高いし。
>ただ、ピン配列が変わると別チップになるとしても、ベースの設計は
>基本的に一緒で変更は大規模なものではないはずですよね？
本当にプロセスさん？
半導体上の機能ブロック、SRAMとか演算器とかROMとかスタセル部分とか
の配置は、自在に変えられる。
どこに何を置くのか？という「置き方」はマスク登録という特許の１つとしてIP扱い。
ATXとかマイクロATX、BTXみたいなマザボにはどこにどんな石を置くのかが
決まってて、それに合わせてCPUのピン配置が決まり、そのピン配置に合わせて
機能ブロックの位置変更が行われる。
その際はボンディングパットの位置も変わる。
半導体を記述する回路記述言語系のコンパイラは、まずそこから書き始めるんだよ。
ステッパのレチクル変更は毎日っていうか毎時間行われ、CPUの回路変更は
１日２４時間常に行われる。
どこの社も毎時間回路をアップデートしながら生産し続けるんだよ。
アセンブリの変更だけで対応するってのは、あんまり聞かないな。
現状のOpや64はrev. GUIDEとかからみても後工程でつくり分けられてるようだ
し、DDR2世代がDDR/DDR2両対応であってもなんら不思議はないと思うな。
現実にDDR2/DDR対応のchipsetとかFPGAもあるんだし。
どうせ、CPU SocketやM/Bで別製品。DIMM slotまで同じじゃない。
し、DDR2世代がDDR/DDR2両対応であってもなんら不思議はないと思うな。
現実にDDR2/DDR対応のchipsetとかFPGAもあるんだし。
どうせ、CPU SocketやM/Bで別製品。DIMM slotまで同じじゃない。
疑ってばかりの痛いインターネッツはここですか？
961 ：T.A. ◆Vr3ZLNzp5. ：2005/09/17(土) 20:23:03 ID:IpjVUlKf
>>958
>本当にプロセスさん？
なにか勘違いしてないですか？
>>947でも書いた通り、「半導体製造装置」を作ってる方(しかも担当は制御ソフト)であって、「半導体」そのものを
作ってるのは我々の顧客なんで・・・
>ステッパのレチクル変更は毎日っていうか毎時間行われ、
この辺りは顧客の装置運用ではよく聞く話なんで一応知ってますけど、
>CPUの回路変更は１日２４時間常に行われる。
この辺りについては、装置自体の機能や性能には関係ないんで、こちらまで聞こえてきませんので・・・
CPUの回路設計については素人同然なんですが。
(一応、本やらWebで得た知識が少しはあるので、一般の人より多少はましだろうとは思いますが・・・
間違って覚えてることとかも結構あったんで、大したレベルじゃないのは確かですが。)
DDR2のメモリコントローラって機能的にはDDRメモリコントローラ+αだと思うんで、Pentium4のHyperThreading
みたいに実装された回路の一部を止めるだけで済むんじゃないか・・・てのは素人考えですか？(^^;
>本当にプロセスさん？
なにか勘違いしてないですか？
>>947でも書いた通り、「半導体製造装置」を作ってる方(しかも担当は制御ソフト)であって、「半導体」そのものを
作ってるのは我々の顧客なんで・・・
>ステッパのレチクル変更は毎日っていうか毎時間行われ、
この辺りは顧客の装置運用ではよく聞く話なんで一応知ってますけど、
>CPUの回路変更は１日２４時間常に行われる。
この辺りについては、装置自体の機能や性能には関係ないんで、こちらまで聞こえてきませんので・・・
CPUの回路設計については素人同然なんですが。
(一応、本やらWebで得た知識が少しはあるので、一般の人より多少はましだろうとは思いますが・・・
間違って覚えてることとかも結構あったんで、大したレベルじゃないのは確かですが。)
DDR2のメモリコントローラって機能的にはDDRメモリコントローラ+αだと思うんで、Pentium4のHyperThreading
みたいに実装された回路の一部を止めるだけで済むんじゃないか・・・てのは素人考えですか？(^^;
962 ：Socket774：2005/09/17(土) 22:34:29 ID:o4+qg6H2
>958
>ステッパのレチクル変更は毎日っていうか毎時間行われ、CPUの回路変更は
>１日２４時間常に行われる
詳しく
ツーか、すべての製品がEB直描じゃあるまいし毎時回路変更って何事。
>ステッパのレチクル変更は毎日っていうか毎時間行われ、CPUの回路変更は
>１日２４時間常に行われる
詳しく
ツーか、すべての製品がEB直描じゃあるまいし毎時回路変更って何事。
963 ：Socket774：2005/09/17(土) 22:45:49 ID:GTvqYGMQ
そろそろ次ｽﾚの準備よろしく！
次スレ準備中 ... 30%
完了まで あと 75 時間
■■■□□□□□□□
次スレ準備中 ... 50%
完了まで あと 100 時間
■■■■■□□□□□
完了まで あと 100 時間
■■■■■□□□□□
>>965
あるあるある
あるあるある
立てるよ