>>747 >>751 すみません、リップル電流の計算方法が間違っていました。ということでやり直しです。
今回は、コントロールICのデータシートに載っている使用例を参照しました。
(でも、悲しいことに、IntelのMBに余裕が無いという結論は変わらなかったです。)
(個人的には、Intel純正のMBは鉄板だと思っていたので、残念です。)
----------------------------------
>>688 http://pc3.2ch.net/test/read.cgi/jisaku/1071210917/904 液漏れ例の出た、Intel D865PERL について、ちょっと調べてみました。
Intel D865PERL
サポートCPUは最大で、P4 3.20C GHz、最大消費電流は67.4A, 1.35V, 91W
nichicon HN 820μF 6.3V * 5
ESR:21.0mΩ、耐リップル:1300mA (20度の時)
ESR:12.0mΩ、耐リップル:1300mA (50度の時)(MBの設計周囲温度は55度)
ESR: 7.0mΩ、耐リップル:1300mA (80度の時)
ESR: 5.3mΩ、耐リップル:1300mA (95度の時)(寿命4000時間、液漏れ例ではこの温度まで上昇したと考えられる)
富士通FPCAP 560uF 4v * 5
ESR:14mΩ、耐リップル:4080mA (温度によらずESRはほぼ一定)
コントロールに、ADP3168が使用されているようなので、
http://www.analog.com/UploadedFiles/Data_Sheets/88878064ADP3168_a.pdf の使用例によると、
コイルのインダクタンス:600nH
スイッチング周波数:267kHz(周波数はそのままでフェーズ数を減らしたと想定)
→ リップル:8.2A(フェーズ数によらず、リップル電流は同じ)
HN 1本あたりに必要な耐リップル: 656mA (2次側がFPCAPと並列の場合) (20度の時)
HN 1本あたりに必要な耐リップル: 883mA (2次側がFPCAPと並列の場合) (50度の時)
HN 1本あたりに必要な耐リップル:1093mA (2次側がFPCAPと並列の場合) (80度の時)
HN 1本あたりに必要な耐リップル:1190mA (2次側がFPCAPと並列の場合) (95度の時)
HN 1本あたりに必要な耐リップル:1640mA (2次側がHN 5本並列のみの場合) (温度によらずこの値)(さすがにこれは有り得ないであろう)
耐リップルの余裕度
20度では1.98倍、50度では1.47倍、80度では1.19倍、95度では1.09倍、
続く
>>763 お疲れ。
じゃ、次世代向けにリプル電流12Aを仮定して(FETとかインダクタの話しはおいといて)
2R5SEPC820(7mΩ,6.1A) * 10 個に載せ換えればいいのか。
仮にオフ時間が 3us あったとしても電圧変動=4.4mV(byCap)+8.4mV(byESR)
Ta=70℃で約66,000hの寿命が見込める。
>>762 >>763 ママン設計技術に関してはNO1であろうintelが
水系電解コンデンサHNと機能性高分子FPCAPを
温度上昇時の片方(HN)のインピーダンスの低下を無視して
並列接続してたとは・・・
高級品を並べただけ?そんな・・・。
・・・でもなんか意味があってやってると思うが・・・