低電圧友の会3
プレスコを低電圧にするとリークがさらに増えて…な予感。
|
|
|
うわ～,まじで雷鳥超えたな＜プレスコ
380 ：Socket774：04/03/11 04:57 ID:BaJT2M/v
>>377
小学校の頃から理科は苦手だっただろ？
小学校の頃から理科は苦手だっただろ？
>378 この2.7乗に比例って鱈コア以外も当てはまるの？
>>381
比例定数は異なるものの別のコアにも当てはまるものだと思う。
環境は、
MB ASUS P4P800Deluxe 2.00
RAM Winbond CH-5 DDR435 512MB*2
VGA Leadtek A350U
HDD ST3120026AS×2（RAID0）、SAMSUNG SV0813H
吸気ファン8cm 3000rpm
排気ファン8cm 3000rpm
CPUファン9cm 3600rpm
電源 Seasonic SS460AGX
ケース RA300
ヒートシンク SP94
室温22度で、π1677終了後のASUS Probeでの表示。
Pen4 3.0E------------------------------43℃(1.15V)
Pen4 3.0E------------------------------49℃(1.4V)
比例定数は異なるものの別のコアにも当てはまるものだと思う。
環境は、
MB ASUS P4P800Deluxe 2.00
RAM Winbond CH-5 DDR435 512MB*2
VGA Leadtek A350U
HDD ST3120026AS×2（RAID0）、SAMSUNG SV0813H
吸気ファン8cm 3000rpm
排気ファン8cm 3000rpm
CPUファン9cm 3600rpm
電源 Seasonic SS460AGX
ケース RA300
ヒートシンク SP94
室温22度で、π1677終了後のASUS Probeでの表示。
Pen4 3.0E------------------------------43℃(1.15V)
Pen4 3.0E------------------------------49℃(1.4V)
夏が楽しみだな。
水冷でも沸騰するな高地では
残念ながら夏になっても室温が大した変わらない。暖房入れて室温22℃だから。
>>381-382 元ネタは後藤さんの↓にあるんだけど
http://pc.watch.impress.co.jp/docs/article/20010801/kaigai01.htm
これは飽く迄当時のIntelの130nmプロセスの話で同じ130でもAMDだと異なる
ましてやプロセスが大幅に変わった90nmにそのまま適用できるわけがない
http://pc.watch.impress.co.jp/docs/article/20010801/kaigai01.htm
これは飽く迄当時のIntelの130nmプロセスの話で同じ130でもAMDだと異なる
ましてやプロセスが大幅に変わった90nmにそのまま適用できるわけがない
まあなんにせよ、電圧下げたらリーク電流増える
なんて不思議なことは起きないのは確かだろうな
なんて不思議なことは起きないのは確かだろうな
388 ：Socket774：04/03/12 00:08 ID:8u0GVpYI
>387
リークの起こり方を勉強してから来い
リークの起こり方を勉強してから来い
>>388
リーク電流の基本原理は、量子トンネル効果。よってその発生量は量子的な確率に依存する。
当然電位差が大きくなって結果ポテンシャルの壁が低くなるほど
電子がポテンシャルの壁を通り抜ける確率が増える。
だから同じゲートなら電位差が大きい程リーク電流は大きくなる。
と、俺は理解してたけど違うの？
リーク電流の基本原理は、量子トンネル効果。よってその発生量は量子的な確率に依存する。
当然電位差が大きくなって結果ポテンシャルの壁が低くなるほど
電子がポテンシャルの壁を通り抜ける確率が増える。
だから同じゲートなら電位差が大きい程リーク電流は大きくなる。
と、俺は理解してたけど違うの？
390 ：Socket774：04/03/12 02:19 ID:9OCb9ozD
うちはFANレスなんでよくわかるんだけど、
プレスコのコア表示60CとNWのコア表示60Cだと、NWのほう明らかに熱が多いけどね。
FANレスでフル負荷だとコア表示90度近いけど、
2週間くらい使っても落ちもしないし、別になんともないから
単にサーマルダイオードの仕様が違って表示があがってるんじゃない？
プレスコのコア表示60CとNWのコア表示60Cだと、NWのほう明らかに熱が多いけどね。
FANレスでフル負荷だとコア表示90度近いけど、
2週間くらい使っても落ちもしないし、別になんともないから
単にサーマルダイオードの仕様が違って表示があがってるんじゃない？
>>389
合っていると思う。
>>390
ファンレスでPrescottですか・・・漢ですね。
うっかりファン回さずに電源入れたらあっという間に75℃になって慌てて正規のシャットダ
ウンをせずに電源長押しで電源OFFしたのがついこの前。
ちなみに60Cって何ですか？
うちは、1.15VでNorthwoodと同じくらいのアイドル温度ですよ。（3.0EGHz）
合っていると思う。
>>390
ファンレスでPrescottですか・・・漢ですね。
うっかりファン回さずに電源入れたらあっという間に75℃になって慌てて正規のシャットダ
ウンをせずに電源長押しで電源OFFしたのがついこの前。
ちなみに60Cって何ですか？
うちは、1.15VでNorthwoodと同じくらいのアイドル温度ですよ。（3.0EGHz）
むしろ高負荷（Prime95＋Superπで100％）かけたときの温度はNorthwoodよりも低いん
ですが・・・
ですが・・・
多分>377はVth(閾電圧)を下げるとリーク電流が増えるっての
早合点したんだと思われ
早合点したんだと思われ
394 ：390：04/03/12 11:27 ID:9OCb9ozD
NW2.8のアイドル 表示27C ヒートシンク温度 25C
PS2.8のアイドル 表示65C ヒートシンク温度 30C
NW2.8、100%負荷 表示65C ヒートシンク温度 50～55C
PS2.8、100%負荷 表示95C ヒートシンク温度 55～60C
電源のエアフローで冷える部分もあるので、リニアには比例しないのは当たり前だけど、
サーマルダイオードの計測精度が全く同じであれば、
少なくともNWの100%負荷とPSのアイドルのヒートシンク温度が同じでないとおかしいはず。
PS2.8のアイドル 表示65C ヒートシンク温度 30C
NW2.8、100%負荷 表示65C ヒートシンク温度 50～55C
PS2.8、100%負荷 表示95C ヒートシンク温度 55～60C
電源のエアフローで冷える部分もあるので、リニアには比例しないのは当たり前だけど、
サーマルダイオードの計測精度が全く同じであれば、
少なくともNWの100%負荷とPSのアイドルのヒートシンク温度が同じでないとおかしいはず。
>>388
リークの起こり方を勉強してから来い
リークの起こり方を勉強してから来い
俺様のプレスコ2.8は一日中π焼きやっても35℃を上回ったことなどありませんｊん。
水冷って本当にすばらしいでつね。
水冷って本当にすばらしいでつね。
398 ：Socket774：04/03/12 13:23 ID:M9J+te1u
よく分からないのですが、話の流れから、
・Vth(閾電圧) を下げるとリーク電流は指数関数的に増大する
・が，Vth(閾電圧) というのは設定できない (BIOS等で設定する
電圧とは関係ない)
→電圧下げによってリーク電流増加、ということはない
という認識で合ってますか
・Vth(閾電圧) を下げるとリーク電流は指数関数的に増大する
・が，Vth(閾電圧) というのは設定できない (BIOS等で設定する
電圧とは関係ない)
→電圧下げによってリーク電流増加、ということはない
という認識で合ってますか
>>398
まず,Vthは外部から与える電圧ではナク
半導体の製造プロセスの色々なパラメータから決まってしまう値だということ
(チャネルの長さ,ゲート膜の厚さ/材料,不純物濃度,etc)
で,FETはVth/Vcoreが大きいほど高速になるのでなるべくVthを下げたい
んだけどVthを下げようとするとリーク電流が増えてしまうというジレンマ
この辺りの匙加減をミスったのがプレスコってこと
次に
コア電圧を下げるとリーク電流が増えるなら電圧を上げると減るはずだよね？
流石にそれ(負性抵抗)がありそうにもないのはわかるでしょ
リーク電流に関して定量的なことはまだ良く分かってないみたいなんだけど
昔の資料を見るとリーク電流は(電圧に関わらず)一定と書いてある
上に挙げた後藤さんの資料では電圧の1.7乗に比例してるということになる
従ってリーク電流による消費電力は電圧の1乗～2.7乗乃至それ以上に比例するってことだね
長文ｽﾏｿ
まず,Vthは外部から与える電圧ではナク
半導体の製造プロセスの色々なパラメータから決まってしまう値だということ
(チャネルの長さ,ゲート膜の厚さ/材料,不純物濃度,etc)
で,FETはVth/Vcoreが大きいほど高速になるのでなるべくVthを下げたい
んだけどVthを下げようとするとリーク電流が増えてしまうというジレンマ
この辺りの匙加減をミスったのがプレスコってこと
次に
コア電圧を下げるとリーク電流が増えるなら電圧を上げると減るはずだよね？
流石にそれ(負性抵抗)がありそうにもないのはわかるでしょ
リーク電流に関して定量的なことはまだ良く分かってないみたいなんだけど
昔の資料を見るとリーク電流は(電圧に関わらず)一定と書いてある
上に挙げた後藤さんの資料では電圧の1.7乗に比例してるということになる
従ってリーク電流による消費電力は電圧の1乗～2.7乗乃至それ以上に比例するってことだね
長文ｽﾏｿ
>>400
ありがとうございました。よく分かりました。
とりあえず、コア電圧を下げることが、リーク電流による消費電力
増大を招くことはありえないんですね(むしろ減少する)。
あと、サブスレショルドリークとゲートリークという
ものがあるみたいですが、サブスレショルドリークは、
ゲートがオフの状態で流れるリーク電流らしいので、コア電圧
とは関係ない？
また、ゲートリークは100nm 以降急速に増加するということ
なので、Prescottでは電圧のオーダーも上の資料の
数値よりさらに増加しているんでしょうかねえ。
そろそろ擦違いか。すみません。勉強になりました。
ありがとうございました。よく分かりました。
とりあえず、コア電圧を下げることが、リーク電流による消費電力
増大を招くことはありえないんですね(むしろ減少する)。
あと、サブスレショルドリークとゲートリークという
ものがあるみたいですが、サブスレショルドリークは、
ゲートがオフの状態で流れるリーク電流らしいので、コア電圧
とは関係ない？
また、ゲートリークは100nm 以降急速に増加するということ
なので、Prescottでは電圧のオーダーも上の資料の
数値よりさらに増加しているんでしょうかねえ。
そろそろ擦違いか。すみません。勉強になりました。
もし電圧下げてリーク増えるなら電圧0Vではいったいぜんたい
>>402
小学校からやり直しておいで
小学校からやり直しておいで
>>403
大学いって半導体やりなおせ(w
大学いって半導体やりなおせ(w
ゲートリークが大問題になるのは次の65nmからだと思われます。
今のところゲートリークは影響が見え始めてきたという段階。
ちょうど130nm世代でサブスレショルドリークが見られ始め、
90nmで顕在化した感じになるかな。
ちなみにIBMのSOIはサブスレショルドリークに対応するため、
トランジスタのソース-ドレイン間の絶縁を強化する技術。
トランスメタの発表しているLongRun2はまだ詳細不明だけど
トランジスタに外的要因（電圧？）などを加えトランジスタの物性を変えて、
Vthを動的に変動させてサブスレショルドリークを制御する仕組みだと思われる。
性質上SOIとの併用は不可かもしれない。
今のところゲートリークは影響が見え始めてきたという段階。
ちょうど130nm世代でサブスレショルドリークが見られ始め、
90nmで顕在化した感じになるかな。
ちなみにIBMのSOIはサブスレショルドリークに対応するため、
トランジスタのソース-ドレイン間の絶縁を強化する技術。
トランスメタの発表しているLongRun2はまだ詳細不明だけど
トランジスタに外的要因（電圧？）などを加えトランジスタの物性を変えて、
Vthを動的に変動させてサブスレショルドリークを制御する仕組みだと思われる。
性質上SOIとの併用は不可かもしれない。