8Wayﾏﾀﾞ?】AMD OpteronにHammerろう【その12】

>>951
L1にしろL2にしろ、容量とレイテンシはトレードオフの関係にあります。
Pentium4のL1容量が極端に少ないのはレイテンシ2という高速設計を選択したため。
PentiumIIIやAthlonXPはレイテンシ3。Pentium4のL2は実測値で18前後なので
L1容量が増える影響は十分に大きいはず。っていうか影響少なかったらL1自体
いらないわけで。

何も知らなかった>>951に|電柱|ヽ(_ _|||))))　おえぇぇぇ!!

んじゃあ、なんで0.13μ化の際にL1ではなくL2を増やしたんだろうか？
L1増量の効果がさほどではないからだとわしは思うのだが

>>953
つうか、そのくらい漏れでも知ってるわ

>>954
Willamette→Northwoodは単なるシュリンクだからそれは理由にならないかと。
L2の容量変更はわりと容易にできますが、L1はそうはいきませぬ。

>>954
L2の方が楽に増やせるから・・・
またスレ違いの気が・・・

>>954=955更に|電柱|ヽ(_ _|||))))　おえぇぇぇ!!

正常機体→ウミガメ様
ハズレ機体→産みガメ

誤爆すまんです

うﾞぉぉぉぉぉぉぉぉぉぉえ！！ゲロゲロゲェ――――――――――！！！！
￣￣￣￣￣￣￣￣￣∨￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣
　　　　　　　　　　　　　　　ぅぉぇっぷ
　　　　　　　　　　 〃⌒ ヽフ
　　　　　　　　　　/　 　rノ　　　　　　　 ∧＿∧ 　ぅﾞぉぇぇぇ　　　　　　　　ぉぇぇぇ
　　　　　　　　　Ο Ο＿）;:ﾟ｡ｏ;:,.　　〃,（||i´┌｀）　　　　　　　　　　　　　　　　　∧∧　　○
　　　　　　　　　　　　　　　　　　　　　/ ,つ　ｨ;,ﾟ;:δﾟ,,.　　ﾋﾞﾁｮﾋﾞﾁｮ　　　　　⊂（´Д`⊂⌒｀つ
　　　　　　　　　　　　　　　　　　　　⊂こ＿）_）',;:ﾟ｡ｏ;:,..,ﾟ.,｡　　　　　　　　　　⊂;:.,.｡ｏ,;⊃
　　　　　　　　　　　　　　　　　　　　　　　　　,,;:;;。.:;;ﾟ'｡ｏ.,　　

んで、本当にL1増量がそんなに「ベンチマーク」に効くと思ってるわけ？
AthlonはP4の八倍もの巨大L1データキャッシュを積んでるんだぞ
プレスコットにしても、まだAthlonの1/4に過ぎない
L1は量よりレイテンシだというインテルの考えもあるし
漏れ自身最内周ループだけなら多くのプログラムは8kで十分だと思う

ただL1増量で、体感速度はかなりよくなるとは思ってるんで
P4買うならプレスコット以降だと思ってはいるが

>932
このスレにもSK8N購入者が
報告よろ。

なんだかMN議論でP4（xeon）>athlon64（opteron）ってことが露呈してしまったんだが、
比べるなら同じ130nmのP4の3.2GHzとathlon64 2GHzなわけで、prescottと比べるのは可哀想だよ。
90nmに移行後にsan diegoでprescottより速くなっていて、その数ヶ月後出るであろう
tejasと同等なら大成功だと思う。san diegoがただシュリンクしただけなら厳しいだろうね。
どちらにせよ発表さえされていない製品を比べるのはどうかと思うけど。

>>964
>>818見たいなサーバー系のお仕事はむちゃくちゃ有利だから用途考えるとP4（xeon）>athlon64（opteron）
にはならないぞ。ゲームやりたかったらペン４買えってことだ。
姫ベンチも早いし。まだ最適化が全く出来てないWINDOWSで比べるのが本末転倒。

192 名前：Socket774[sage] 投稿日：03/07/20 00:32 ID:vXaPGNSr
ｶﾞｲｼｭﾂだったらｽﾏｿ・・・


おぷﾀﾝ144 + Registered DDR400 ベンチマーク
http://www.amdzone.com/articleview.cfm?ArticleID=1313

>>964
90nm移行後って、いつよ……

>>962
　体感速度には，L2の方が効くんじゃないかな．多分ベンチではスピード>容量で，
体感では容量>スピードだと思う．

　一つのアプリだけしか動かしていないベンチマークのような状況では，スレッドが
実行状態になったときに以前実行状態だった時の内容がある程度L2に残り易い．

　逆にベンチ状態よりもメモリ消費の多いプロセスが多い実際の環境では，L2が容易に
フラッシュされてしまう．L2が完全にフラッシュされてしまった時，一時的にパフォーマンス
が低下して，体感速度が落ちる．

　それに比べると，L1なんてL2に比べると容易にフラッシュされてしまうし，フラッシュされ
てもL2にヒットすれば体感速度の低下に繋がるメモリアクセスは増えない．

>>965
　ゲームやりたいならPen4よりも，安い豚を飼ってビデオカードに金をかけた
方が良いと思われ．

>>967
順調なら来年の前半には…。intelは次のコアで90nmに移行しちゃうけど。
インテルに比べて半年も遅れてるのは大きいね。

90nmプロセスはIBMに頼ってるんでしたっけ？
今のプロセスはMotorolaでしたよね、たしか。

>>970
　大体，導入開始が1年遅れて，導入終了が同じタイミングかな．AMDは
Fab35だけだし．
　その間はローエンドでは渡り合えるが，ハイエンドでは難しい．そのせいで
HammerがPen4より遅いというイメージができるとイヤだな．

>>971
　頼ってる・・・のかな？一応MotorolaともIBMとも共同開発という事になってるけど．
　ちなみにIBMとは65nm世代から．90nmとはMotorolaと共同開発したような気がする？

osやアプリそのままで、athlon1800 & albatron kx400+proc & rh8.0から
opteron240 & asus sk8nに交換して動かしてみた。
apacheやらsqlやら載ってるがそのまま動いた。
つまらん。

ひとまずおとなしい板→sk8n

>>970
Prescottのファーストシリコン公開が今年2月、Hammerが去年2月、
来年前半にSan Diegoを出すならそろそろファーストシリコンが出ないと……

>>971
180nmプロセスはモトローラだけど、130nmプロセスは自社開発。

プロセスルールが同じであればいい勝負なだけに残念だね。
L1の差がP4とathlonの体感速度の差を出しているなら、P4のL1の増量によって
体感速度というathlon最大の武器が無くなっちゃうし。
でもインテルはコア変える度にソケット変える最低企業だからな。
インテルもDDR2の問題もあるからまだAMDにも勝機はあると願いたい。

>>977
まぁ。64のソケットは正直微妙だが

>>954
L2増やした方が発熱で有利になるから。

>>977
　体感速度の差はL1の差なのかな？
　タスクスイッチが遅いとか，分岐予測が上手くいかないアプリケーションで
遅いとか，キャッシュミス時のコストが大きいとか，L1以外の部分が体感速度を
下げてると思う．

　Athlonの体感速度の速さにL1が効いているとしたら，それはエクスクルーシブ
キャッシュを採用しているからだと思う．特にL2が256KBの時は，実質の総データ
キャッシュ量が320KBになるから，L1がL2に重複していて実質データキャッシュが
256KBのPen4より実質キャッシュ量が多かったとか．

>>976
AMDの130nmプロセスわ、Motorolaとの共同開発す。
ところで、Prescottのスレッドってどれすか？

ところで、












お前等ここはOPTERON専用スレだということを忘れてないか。

>>981
Prescottのスレはここだが……

Northwoodについて語るスレ その9
http://pc3.2ch.net/test/read.cgi/jisaku/1036841400/

Pentium5スレもでしょ。
漏れは>>954に同意だな。Pen4は8KBでレイテンシ2が最適だからそういう実装
をしてたんでしょ。16KBにしてそんなに効果が出るなら、Willametteから16KB
のレイテンシ3でいいじゃん。大容量のL2を2倍に増やすよりコスト面でも有利
なわけだし。体感速度はどうかわからないけど…。

ところで次スレ建ってるの？

スレ立てようとしたけど、無理だった。

で、Opteronで姫野ベンチのXLは?

立てました
AMD OpteronにHammerろう 13way
http://pc3.2ch.net/test/read.cgi/jisaku/1058695927/

>>983-984
感謝するす。
ところで貼り忘れていたすけど、AMD/MotorolaのHiP7の話わ、この辺とか。
http://www.chip-architect.com/news/2000_11_25_AMD_process_tech.html

>>984
少なくともパフォーマンス面において8KBでlatency2が最適などということは無い。
この辺が参考になるかも。
http://www.ne.jp/asahi/comp/tarusan/main11.htm

AMDはモトコンポとICBMの力が無かったらとっくに潰れてるよ
まぁ、経営難になったらIBMに吸収してもらえば良いしヽ(´ー｀)ﾉ

>>989
そのサイトはちょっと…(藁

>>989
そのサイトのヒトわ、ちょっと頭が足りないと思われるす。
　　--------------------------
　　[uOp]の命令長が]Webでの情報＋たるさんの推測から32bit(=4byte)
　　--------------------------
x86命令セットわ32bit値の直接演算を含むすから、命令長が32-bitで済むなんて推測しているバカわ
いないと思うすけど。。。

>>992の補足すると
chip-architectの分析だと、NorthwoodはダイのL1の物理的な大きさから、106KB
のトレースキャッシュと目測している（最新の記事では何故か80KBになってるけど）。
ここで、ちょっとずらして108KBにして計算すると、
108*1024*8 bit / 12000uOps = 72bit
となる。これはP6アーキテクチャのuOpsの命令長と一致する。したがって、
NetBurstのuOpsの命令長自体はP6から変わってない？

マック厨と糞テル厨が協力して煽りに来てる(ﾟдﾟ)
つまり、高性能なんだねAMDは・・・・

>>993
あ、計算ミスってる(;´Д｀) 108kBにしてもだめだわ。
いずれにしろ、106KB付近で計算すると、命令長はP6と同じ72bitになるよ。

>>994
別にAMDのプロセッサの性能云々と何の関係も無く、頭の悪いIntel叩きさんがいるという話す。

108*1000*8 bit / 12000uOps = 72bit/uOps
だった。

で、誰が1000取るの？

999

　　　　　　 ＿＿＿
　　　　　 〔ﾟ::::::::::::::::ﾟ〕 ﾊニヽ──- .、
　　　　l＼,.ノ::⌒:/　　| .|::::::|:A:M:D:::::＼
　　 　 y::::::(,,ﾟДﾟ).　　.Uニ/(ﾟДﾟ,,).'⌒ヽゝ
　)ヽ./::とノ 64/つ　　　　　 (つ旦O
　ﾒノ'＼　　 ノ　　　　　　　　|　　|
　　　　 し"J　　　　　　　　と.__）_）

AMD OpteronにHammerろう 13way
http://pc3.2ch.net/test/read.cgi/jisaku/1058695927/

このスレッドは１０００を超えました。
もう書けないので、新しいスレッドを立ててくださいです。。。