AMD OpteronとAthlon64にハマーろう【Hammer 6way】
1 :
Socket774 :
02/12/03 14:29 ID:Cz4Qclg2
2?
3 :
Socket774 :02/12/03 14:36 ID:Cz4Qclg2
AMDの次世代64bitCPU Opteron と Athlon with Hammer Technology についてマターリ語ろうや! 10月 3日 スレ1周年 10月 5日 AMD Hammer 発表3周年 10月14日〜 MPF 11月18日〜 Comdex Fall 11月19日 AMD、「ClawHammer」を「Athlon 64」と命名
4?
5 :
Socket774 :02/12/03 15:43 ID:sjTQk0Aq
6 :
Socket774 :02/12/03 15:44 ID:sjTQk0Aq
7 :
Socket774 :02/12/03 16:04 ID:Cn4Vdjez
mcはまー
8 :
Socket774 :02/12/03 16:06 ID:Pb4e2Mt2
WinXPとか2000って、64bit版あるの?
___ γi' ̄AMD ~iヽ | .| (,,゚Д゚) l | < Hammerをよろしく♪ ∪_(/ ,,,,,,つノノ  ̄| ̄| ̄ | | .U'U
10 :
Socket774 :02/12/03 17:13 ID:mw13rD+D
新スレオメ&
>>1 乙
ところで質問。
Hammerアーキテクチャはメモリコントローラを内蔵することによって、CPUのメモリアクセス時のレイテンシを抑えてる訳だけど、
それによってディスクアクセスがPIOっぽくなって負荷が増えるって事はないの?
HammerのアーキテクチャじゃDMAはムリだと思うんだが・・・
それともHammer内で演算部分とメモリコントローラ部分は完全に分けられてるのかな?
それなら普通に使えそうだが。
12 :
Socket774 :02/12/03 17:52 ID:yS4FzT50
good
Yes I do
新スレ乙 俺の提案したスレタイだ。感激
_ _.,,,l,,,,,l,,.._ γ;`i:::::::::::::::::`iヽ | i .|::.A::M::D::| | ∪ノ;;;;(,,゚Д゚);ノノ < (゚д゚)ハマー '(/ ̄|つ | | U~U
新スレ乙! またマターリいきまっしょい。
18 :
:02/12/03 21:58 ID:RXm7oY6p
>17 単なるアホだろそいつ。見ててワラタ。
>>17 >えっ、何だって? ということは、32/64ビットのOpteronと新しい32ビット対応のAthlon 64は「固有の限界」があるのか?
・・・? 32bit時に限界があることが問題なのか?
>別の見方をすると、Opteronは、Quake(3Dアクションゲーム)の64ビット版が存在していれば、良かっただろうに。
OpteronでQuakeする奴はいないよな
>インテルが生産性を向上(場合によっては2倍以上に)させる >ハイパー・スレッディング技術を持つPentium 4を発表した。 ( ゚д゚)ニョガーン
顔を見る限り、末期のintel盲信者であることは自明。 obrien 必 死 だ な (藁
22 :
Socket774 :02/12/04 02:45 ID:LWzI8i7K
zdnetも何を考えてこんなアホの記事載せたんだ? 評価がどちらかに偏るのは仕方ないとしても Intel側、AMD側両方について、まともに調べていない
zdnetはIntel信者とかじゃなくて 記者もそうせざるをえないんでしょ 広告見えないすか
Web上の広告には自動的に脳内モザイクがかかります。
25 :
Socket774 :02/12/04 13:17 ID:Ha5YbM20
>インテルが生産性を向上(場合によっては2倍以上に) >させるハイパー・スレッディング技術を持つPentium 4を発表した。 どんなにひいき目な評価をしても、 絶対に2倍以上なんてことはあり得ないだろ物理的に >中規模からローエンド向けの市場にはXeonプロセッサを投入し、 >今度はハイパー・スレッディング技術のPentium 4で、 >Xeonのマルチ構成ではコストが高くついてしまう境界分野をカバーした。 Xeonシングルはどうした?
26 :
Socket774 :02/12/04 16:21 ID:XKs5xBLX
zdnetオモロイな、ぉぃw コレ見て「よ〜し、パパ買っちゃうぞ〜」ってアフォもいるんだろな
>>26 でもプラシーボ効果で二倍以上にはやくなったと感じる人続出
>>25 1.2倍の間違えだって、きっと。
間違いは誰にでもある。
"digit percentage"を抜かしてしまったみたいだね。 2倍だと"by twice in some cases"かな?
double degit=二桁も知らんやつが翻訳してるとはね。
原文見てないんだけど、 全体として、脈絡の無いわけわからん 文章になっているのも誤訳のせいなのか?
元から無邪気な記事なのでスルーするのがよろしいと思われます
スレッジハマーは出してほしかったなぁ 「俺がハマーだ!」とか言って
完全に悪意ある誤訳だなぉぃw
/ ̄ ̄ ̄ ̄ ̄
,__ |
>>34 aMD様 早くAthlon64が出ますように・・・
/ ./\ \_____
/ ./( ・ ).\ o〇
/_____/ .(´ー`) ,\ ∧∧
 ̄|| || || ||. |っ¢..|| (,, ,)
|| || || ||./,,, |ゝ||ii~ ⊂ ヾ
| ̄ ̄ ̄|~~凸( ̄)凸 .( )〜
Longhornなんて早くても再来年末だろ・・・ へたすりゃ2006年なんて話も。
39 :
Socket774 :02/12/05 00:40 ID:LmkdeoNy
>>36 両方対応って、2製品出すのか、一つの製品で両方カバーするのか
>>39 >>36 ではないが、常識的に考えると。
製品1:旧x86/32bit版 → x86/32/64両サポート版
製品2:IA64サポート版 → IA64サポート版
今と製品数は変わらん。
つーか、64対応の.NET(XPベース)はもうベータもできてるし 来年春には出てくると見られてるけど?
>>41 IA-64版はな。
x86-64版はプロトタイプは存在してもWhistlerベース製品(XP/.NET)の出荷予定は無い。
んむ? ここの前スレだったか、まだ出てない製品のサポートの予定を聞かれても困るが 製品が出ればサポートするしx86-64についてはItaniumのときと違って準備はできている、という MS幹部の発言を読んだ覚えがあるんだが。 サポートしてくれないなら64Linuxで行く、というAMDの方針はMSとしても軽視はできないでしょ。
45 :
Socket774 :02/12/05 20:46 ID:ouEGkDx6
まだ(・ε・)?
というかOSよりもHammer自体がまだスケジュールどおりにでるのかどうかも 信じられないというか。。。先走り汁ですぎです。
いまさらだねえ。 もうウェファー流すとこまで行ってるわけだし これ以上遅れるってのは常識的にはないんだけどね。
Longhornが遅れる、遅れないに関わらず、Linux使うからまったく 問題ないわけだが・・・。
そう、コンシューマー向けOSと違ってサーバ、ワークステーション向けでは MSの支配力は絶対じゃない。 だからこそX86-64サポートはLonghornで、なんてのん気なこと言ってるほどの余裕は MSにもないわけよ。 企業のシステム管理してる香具師らは一般人と違って 「とりあえずみんな入れているWindowsが入ってればOK」とは思ってくれないからね。
>49 同意。LinuxとVM Wareが動けば、そーとー遊べるので。 MSの対応なんざ関係なくとっとと浜には登場してほしい。
52 :
Socket774 :02/12/05 23:56 ID:p3yl7V/+
>51 Linuxメインなら何ら問題は無いが、Windowsメインなら…(w
>53 >ファイル共有ソフト「NFS」 ハァ?って感じだよな・・・
一太郎が動けばLinuxに乗り換えても良いんだが…
一太郎と名の付くものならすでに動く。
Linuxにしても2.5系は死ぬほどバグバグな罠。 来年の6月頃に2.6リリース予定だから丁度いいのかな?
あ、2.4.20にはもう入ってた、失礼
60 :
56 :02/12/06 22:38 ID:ejnn7SgJ
>>57 わかってはいるだろうがLinuxネイティブのアプリの事を言っている。
当然Java版は却下で、Win版と同時バージョンアップの体制が整ってないと駄目。
実はATOKの方が重要だったりするんだが…
俺も関西弁対応ATOK Xがほしい
■Hummerシリーズは3月〜4月
Date: 2002年12月06日 (金)
AMDのCFOはアリゾナ州スコッチデールで行われたテクノロジーカンファレンスの席上で
Hummerアーキテクチャーは来年3月または4月にデビューするとの見解を示したようだ。
http://www.theinquirer.net http://www.theinquirer.net/?article=6577 AMD Hammerは3/4月リリース
AMDはHammerファミリー製品、Athlon 64 ClawHammerとOpteron SledgeHammerを、
2003年3月および4月にリリースすると言っているようだ。
また製品投入時の動作速度についても語っていたという。
具体的な数値は明らかにされていないが、予定されている動作速度はこれまでの予測に近いものとなっているようだ。
Source: AMDZone
December 6, 2002
・・・・今度こそ確実か?
もういっかいぐらいやらかしても大丈夫だろう
ふまー!ふまー!
ふしぎーしぎしぎ
ヘマーの次はフマーか…
焦って3月に発表だけするより、6月発表と同時に量産出荷の方がいい。
濱ってデュアル可?
発売が近くなるとこのスレにも厨房が大量に押し寄せるのね。。。鬱
>>68 AMDzoneの記事にはComdexの段階ですでにyieldは50%とCEOが言っていたとある。
3,4月の発表=そこそこの出荷開始かと。
発表だけならもっと早くできるはず。
>>71 そうだといいね。
しかし、歩留まり50%ってクロックいくつの話だろうか。
んで同じ記事にはほぼ周囲の予測のとおりのクロックで出る って話もあるわけだが。 生産スケジュール的に問題がある兆候はまったくないんだけどね。
>>69 擦濱はDual可。黒濱はDual不可になりそう。
ただし、黒濱と擦濱ではピン数が異なるため、交換不可。
>>74 黒濱でも、HTの帯域を削ればDual可能。
>>75 当初は8bit x2にして、Dual可能だと説明していたが、
途中からAMDの態度が変わった。つまり黒濱DPが消えた。
黒濱DPの領域を豚MPでカバーするビジネス戦略に変えたため、
黒濱はDualをサポートしないと思われる。
(技術的にはDualサポート可能だが、チップはフューズを切ってDisableとする可能性あり。)
Power4はいまだにyield30%とか聞いた記憶があるな。
黒濱用Dualママンが出なければ、Disableにするまでもない鴨。 K7系がフェードアウトし始めてからDualママン出してもらうと。
Dualは擦濱で。
SirialATAでスマートに組みたいな。
>>79 擦濱のシステムの価格にもよるんだが
そこそこの予算で手軽にDual、てのはユーザーから見ても捨てがたいし
メーカー的にもおいしいぞ。
なにせ一人でCPU2つ買ってくれるわけで。
限られたCPUを1人で2個も使われると、ユーザが増えない罠。
>>78 ,81,82
つまり
「K7の生産を中止する頃=ハマーの歩留りが良くなる頃」
と考えているというわけか。
スレハマの方が値段を上げられるしな。
64bitのネームバリューが薄れてきた頃に安価なクロハマで出せばよい、と。
AMD脳内ロードマップ 2004Q2 次世代hammer登場 90nmSOIで製造され、Dual DDRUを採用し、現行のhammerとの互換性はない。 Athlon64の後継San Diegoはデスクトップ向けとエントリーサーバー向けの二種 類存在する。L2は1MBでサーバー向けのCPUはCMP(2コア)を採用する。 Opteronの後継AthnsもCMP(2コア)を採用するがこちらはL2が2MBとなっている。 1〜8way対応というのは変わらない。 なお2006にも登場予定の次次世代hammerだが65nmSOIで製造という情報以外 は判っていないが完全な64bitCPUになりそうだ。
>>84 Athlon64も出てないのに、気が早すぎる。
来年前半は豚でPen4を迎え撃たなきゃなならんと言うのに。
2GHzハァハァ…
December 4, 2002
The Most Anticipated CPUs of 2003
http://www.cpuplanet.com/features/article.php/1551991 The latter, still best known by the codename "ClawHammer,"
will make its long-awaited debut -- performance-labeled as
a 3200+ or 3400+ chip, with a clock speed of around 2GHz --
in the late first or early second quarter of 2003. The
single-processor desktop member of AMD's eighth-generation,
64-bit Hammer CPU family, it'll combine 0.13-micron process
with silicon-on-insulator (SOI) construction -- 90-nanometer
Hammers have been pushed back to the first half of '04.
Some Athlon 64s will have 128K of L1 and 256K of L2 cache,
while others will have 1MB of L2. Like all Hammer processors,
they'll run both existing 32- and new 64-bit operating systems
and applications. A mobile Athlon 64 for laptops is likely in
the second half of 2003.
みんな一緒に…1MB of L2 ハァハァ…
__ ,.-'" `''-、 ./ ヽ ./ l .| 、::............ , :| .rl .),,,,..__. __..,,,,( ,i-, | l: .';;;;;;;;:;'i i';;;;;;;;;;' .|!il ヽl ハ :l/ l:: ,ヽ..ノ :l .l::,. , --- 、 :::i /|`ヽ: '''''''''' ;/ノ|ヽ、 ,/::::l `::`── ' /:::::::ヽ、__.. ::::::::::::i,、_A;;'_/:::::::::,:'::::::::::::: ::::::::/;; /:::l l'::::::::,:':::::::::::::
誤爆スマソ
イソテルからの刺客か
age
ぱたっと書き込みが止まったね
93 :
Socket774 :02/12/11 01:23 ID:1Dk1AuDD
進展がないからね。しょうがない。
アムドもうだめぽ…
マクドもうだめぽ…
アムロもうだめぽ?
97 :
Socket774 :02/12/11 07:39 ID:ya2TfLDO
ああ、空が怖いんだ! あの無重力の感覚が! カミーユに任せた。
98 :
Socket774 :02/12/11 16:35 ID:EscvC4ja
>>98 >>43 MSは現行のWinXPベースの.NETでx86-64はサポート可能と考えている。
もっとも32bitOS上でも無茶苦茶速いわけだが。
100 :
Socket774 :02/12/11 16:54 ID:gG+qWjGQ
お前等頭悪いな 試しにAthlon買ってみたら・・・ 何だこのガラクタ? 滅茶苦茶不安定で全然使い物にならないじゃないか なんか、オーバークロックしてあるCPUを使っている気分だよ 少しでも負荷をかけると暴走するし 無茶苦茶発熱するし。 結局店売りで指定されてるよりFSB下げて何とか使えるようになったけど 未だに不安定。 Athlon使ってるひとってパソコン何に使ってんの? もしかして、2chオンリーか?(プ
つまんねぇよ
>>100 5年前のお話ですか?ルアーフィッシングが趣味ですか?
生えさ付けてから出直して下さい。はい
>>99 longhornより前のWinで、本当にサポートしてくれるかねえ?
あと、x86-64とHammerは別だよ
お前等頭悪いな 試しにP4買ってみたら・・・ 何だこのガラクタ? 滅茶苦茶遅くて全然使い物にならないじゃないか なんか、ダウンクロックしてあるCPUを使っている気分だよ 少しでも負荷をかけると止まってるし 無茶苦茶電気くうし。 結局店売りで指定されてるよりFSB上げて何とか使えるようになったけど 未だにDuron並。 P4使ってるひとってパソコン何に使ってんの? もしかして、起動オンリーか?(プ
お前等頭悪いな 試しにP4買ってみたら・・・ 何だこのガラクタ? 滅茶苦茶遅くて全然使い物にならないじゃないか なんか、ダウンクロックしてあるCPUを使っている気分だよ 少しでも負荷をかけると止まってるし 無茶苦茶電気くうし。 結局店売りで指定されてるよりFSB上げて何とか使えるようになったけど 未だにDuron並。 P4使ってるひとってパソコン何に使ってんの? もしかして、起動オンリーか?(プ
お前等頭悪いな 試しにMVP3買ってみたら・・・ 何だこのガラクタ? 滅茶苦茶遅くて全然使い物にならないじゃないか なんか、ダウンクロックしてあるCPUを使っている気分だよ 少しでも負荷をかけると止まってるし 無茶苦茶電気くうし。 結局店売りで指定されてるよりFSB下げて何とか使えるようになったけど 未だに440TX並。 MVP3使ってるひとってパソコン何に使ってんの? もしかして、起動すら出来ないんじゃないか?(プ
107 :
100 :02/12/11 19:33 ID:ba8RXT3f
ネタ枯れなのれ、馬鹿の振りして暴れてみますた。えへへ(プ
108 :
白紙 :02/12/11 19:50 ID:bmTV4W8Q
ガイシュツかもしれませんが12V標準使用ですよね。
コンポーネント単位での対応ぐらいはしてくれると思うが… (コンパイルするだけw) それでどれだけ速くなってくれるかは疑問に思うがね
なかなか出ないAthlon64の代わりに、VirtualHammerをConnectics辺りが出さないかぁ。
111 :
Socket774 :02/12/13 15:59 ID:gtuUYv9v
いったいショップで購入できるのはいつになるんだ? HTのような機能は付かないのか? やはり同クロックの32bitと比べたら2倍の速さになるのか? これでPenに勝てるんだろなぁ 俺は信じてるぞ 詳しい人レスきぼん
112 :
Socket774 :02/12/13 16:26 ID:rxWBW6f1
Athlon64出ても、64bitOSが出ないと利点は余り無いのではないでしょうか? Linuxは近く対応するか、あるいはすでに出ているという感じですが, 皆さんも数値計算用途(はっきり言って用途別で一番貢献されるのは数値計算・シム用と考えます)で 自作したりするのでしょうか? でも、貧乏研究室には無条件で売れるだろうなぁ…(w
32bitでも速いという利点がある 体感速度ならおそらく他を圧倒するかと
114 :
Socket774 :02/12/13 16:39 ID:eiqRdu00
映像や音楽製作にはどうなんでしょう? PowerPCが主流ですが、ベクトル演算の意味が解らない自分としては、AMDに興味あります オーディオ処理やグラフィック処理にも強くならないんですかねぇ?
さすがにそれは、ハード・アプリ・OS全てが絡む問題だから、予想は難しいかと。
116 :
うふーん :02/12/13 17:22 ID:DJofC5GQ
>111 全然詳しくないんだが、HTって、CPUの処理がされてないユニットに、 効率よく処理を配分する機能でしょ。 と言うことは、処理が重いときはフルで動いてて、熱くなりそうな気がするんだけど。 違うのかな。
118 :
Socket774 :02/12/13 17:29 ID:8V/SWfL0
119 :
Socket774 :02/12/13 17:38 ID:55B3qL5y
WinXPが32bitOSってことは、Win対応64bitアプリはこの先新Win出るまで無いってことですよね? なんとかしろよM$!ゴォラー(`д´〃)ボォケ〜
>>119 そのための.NETです。少しは勉強しろよ・・・。
ハイパースレッディングは現状では効率の悪いCPUの効率を上げるために使われているので 効率の良いAthlon系には不要な技術。 もっとプロセス微細化が進んで1つのダイに複数のCPUコアが載るようになってくると 意味が出てくるが。 その頃にはAMDも導入するだろう。AMDはこれを開発した旧DECのエンジニアも多数抱えていることだし。
>>121 >効率の良いAthlon系には不要な技術。
ずず〜。
濱系はデュアルコアを念頭において設計されてるから、搭載は決して 不可能ではない。このオプションが使われなかったのは、マーケットがまだ 成熟してないと判断された為。Intelがマーケットを開拓したころにONに されるのだろう。 ちょうどSSE2のように。
124 :
Socket774 :02/12/13 18:03 ID:cQYjHiXe
125 :
Socket774 :02/12/13 18:04 ID:8V/SWfL0
>>123 SSE2は遅いクロックだと逆に遅くなるから封印してたって言うのが
本当のところ。
>>124 調べろや。
MSが作ったマルチプラットフォーム用のバイナリとその実行環境。
いろんな言語が使えるJavaと考えてもらって差し支えない。
Windows64化->互換性なくなるジャン!->マズーД->じゃあどんなWindowsでも動く形式
今のうちに流行らしとこう。名前は・・・そうだなぁ。.NET->こけ気味->マズー
>>123 おいおい、デュアルコアって言ってもHammerはCMPを目指しているのであって、SMTじゃないよ
123は単にマルチスレッド対応アプリが増えればAMDもウマ― ってことを言いたいのでは?と擁護してみるテスト。
>>127 承知しているつもりだけど、誤解を生む書き方でしたか
>>128 あう、そういう事です。tmpgencみたいに(w
131 :
Socket774 :02/12/13 18:53 ID:bkmM+xbD
>>126 解説どうもm(__)m
ってことはAthron64が市場に登場すると、亜度美等のヘビーなソフトメーカーがマクの64bit移行にも相重なってAMDがIntelをさしおいてWinの64bit開発環境の業界標準になる可能性も・・・
先走りスギな考えか
( °〜 °)ンー
>131 決まりはないが一応sage推奨すれだったりする訳だが・・・
>>131 Athron64は永遠に市場に登場しません
136 :
134 :02/12/13 20:49 ID:p0yI+iol
グハッ
137 :
Socket774 :02/12/13 20:58 ID:6dysv9ro
Athlon64は市場に出ないのか? じゃあどこに逝くんだ?
いや、そのうち中国制のAthron64とか出るかも。
140 :
Socket774 :02/12/13 21:08 ID:/ephy+KB
>>138 どわぁっ
>>131 が言うように64bit環境にAthlon64が標準になるのは漏れも期待してる
ベクトル演算の拡張命令も付いてくれればうれしいが
ベクトル演算の意味を理解してないが言ってみるテスト
intelもAMDも将来的にはCMPとSMTを併用し、並列化を進める。 inteはSMTから、AMDはからCMPからの違いだけ。 性能面ではCMPが有利、コストではSMTが有利。 それにしてもネタないね・・・
143 :
Socket774 :02/12/13 21:23 ID:/06+v8sW
>>141 その演算ってどんな時にウマーってなんの?
( ゜д ゜)ウマー
64bit CPUになったら、現状64bit幅である所の doubleの演算も速くなったりする?
145 :
Socket774 :02/12/13 21:32 ID:/ephy+KB
やっぱりまだAMDのチップセットだとキャプチャーボードと相性悪いわけ? カノープスとかは動かないって聞いたことあるが 賢者応答求む!
147 :
Socket774 :02/12/13 21:42 ID:rzg4VP7m
カノープス使えてるぞ
>>144 そうだと思う。
だとすると浮動小数点演算は劇的に速くなるかも。
149 :
Socket774 :02/12/13 21:50 ID:+y/8PNc6
鯖用とAthlon64とではMPとXPくらいの価格差になるんかな? やっぱり価格差も2倍?それ以上? 今で安いショップでどれくらい?
通常価格15万8000円のところ、本日出血大サービス価格としまして何と 10万!10万円でご奉仕させていただきます。 さらに本日お求め頂いた方に漏れなくDuron1300もサービスさせて頂きます。
151 :
Socket774 :02/12/13 22:48 ID:N/9I74AH
それじゃママンが100kとして、ヅアルで300kコースじゃんか。
152 :
Socket774 :02/12/14 00:27 ID:HYj9ABlb
とりあえず、メーカーがAMDもIntelと同じレベルで扱いして、Athlonでのエラーを無くしてAMDユーザーのサポートしっかりやれ
前にも話題になったがOpteronはXeonMP対抗であって値段 もそれに近いものになるんだって。 >1000個ロット時の価格は、Xeon MP/2GHzが45万8800円、 >Xeon MP/1.90GHzが24万6050円、Xeon MP/1.50GHzが >14万6260円となっている。 ちなみに、AthlonXPのMPに相当するClawHammer-DPはキ ャンセルされた。 よって個人がHammerでDualやるのは非常に困難。
>>153 ClawHammerでもHTの帯域を分割してDual構成にすることは可能、
ってどこかに載ってたので漏れはそれに期待。
>>154 だから、それがキャンセルされたんだってば。
そっか。黒浜でDPがキャンセルされて ヅアルは個人には敷居が高くなってしまうということか・・・ せめてAthlon MPがFSB=333になってくれればな。
FSB400がどうのってはなしは?
160 :
Socket774 :02/12/14 16:10 ID:ntRCtFjy
FSBが上がるとどういうメリットがあるわけ? (´д`)ショシンシャデス
>>160 単位時間あたりのデータ転送量なり処理速度が上がる。
・マーケティング的に有利。
科学技術計算の性能が上がる。
hammer 1.2ghz test in the new ct-magazin
By darklands on Saturday, December 14, 2002 4:01 AM EST
http://www.aceshardware.com/forum?read=80053366 --------------------------------------------------------------------------------
1mb l2 256bit faster than northwood cache
memorylatency 87ns p4 2.2ghz 227ns
spec fp_base 2000 674 677
spec int_base 2000 739 774
左がHammer、レイテンシーに注目。
ドイツのC'tがHammer1.2GHzとインテルP4 2.2GHzのSpec FTP/Int のベンチを とった。Hammerは1MB L2cache搭載 項目 / Hammer 1.2GHz / Intel P4 2.2GHz メモリーレイテンシ / 87nx / 227ns Spec FP_BASE 2000 / 674 / 677 Spec Int_BASE 2000 / 739 / 774
>>165 未だに1.2GHzなんて出てくるんか。クロック上がらないなぁ。
1.2GHzの情報だからこそ漏れてくるのでは?
>>166 未だにクロック高いほうがありがたいと思ってるヤシ
つーか,いくら性能が良くても一般にわL2 1MBのOpteronわ縁が無いのではないすか?
ええやん。 放って置いてくれ。 久しぶりに出てきた新情報なんだから。
171 :
Socket774 :02/12/15 00:05 ID:rONc0UAE
一般人にはOpteronは関係無い??? 何故だ? 国家機密なのか?
>>155 だから無印黒濱でもそれができるっての。
173 :
166 :02/12/15 00:12 ID:6uw90qdF
>>168 出荷3か月前だとすると、今のESで目標の2GHz達成できてないのは厳しいよ。
1GHz達成出来てれば十分じゃん。
確かに クロック当たりの性能がIA-64並なら1GHzでも充分ですね
ベンチの続き Games 3Dmarks2001/800x600,HW-T&L 3DMarks 8753 7601 9008 CarChaseL/H 133.3/50fps 118.6/38.6 132.6/49 Darogothic 122.3/66.3fps 115.4/62.7 149.6/78.1 Lobby L/H 145.0/71.0fps 115.1/52.9 135.6/63.1 Nature 50.1fps 51.3 51.2 Quake III HiQual/1024x768 225.3/188.5fps 172.4/159.6 218.9/187 Aquamark1024x768x16 49.5fps 48.3 51.5 Commance4 1024x768x32 36.6fps 28.4 36.3 Video DivX5.02 569s 709s 497s Xvid 750s 929s 717s BapcoSysmark2002 178 145 217 Internet/office 228/139 172/122 238/198 LinuxKernel 161s 222s 166s c'tSSE Mandelbrot 174.0 172.5 345.1 c'tMemSpec 775 438 614 ところでこのESが「今のES」かと言うと、それは怪しいと思うんだけど。
一番左がAthlon64/1MB/1.2GHzPC2700 次がAthlonXP/1.2GHzPC2700 P4/2.2GHz/512kB PC2100
>>172 コアの能力的にできるできないじゃなくて、キャンセルしたって事はできなくさせるって事だろ?
なにかデュアル可能な根拠があるわけ?
180 :
Socket774 :02/12/15 02:50 ID:use6BboY
実際にママンと擦濱が市場に流れてくるのはいつ頃になるんだろうか。 とくにSMPなママン。 擦濱8wayまで対応と言ってるが実際一般市場に投入されるのは やっぱDualまでなんだろうか。 3、4wayとか個人でも持てたらもう圧倒的なパフォーマンスで (゜д゜)ウマーなんだが。
>>178 根拠以前の問題。
Hyper Transportを勉強してきなさい。
むしろお前が
>>180 金さえあれば、8wayだって32wayだって買えるよ。
もう時代は大規模SMPじゃないけどね。
184 :
Socket774 :02/12/15 04:12 ID:VlQmBC7B
185 :
Socket774 :02/12/15 04:43 ID:ZY9tU9Ge
どうせならCPUも自作の方向で(゜д゜)ウマー
>>181 アホか。HyperTransportの話をしてるんじゃねえ。
Pentium4のHyperThreadingが最近まで殺されてたように、
CPUがその能力を持っていても使えないように設定されたら
どうにもならないだろうが。
単につなぎゃ動くとでも思ってるのか?
ていうか184が正解だと思うんだが。 擦と黒のピンが違う以上、基本的に黒用Dualママンを出さなければいいだけのこと。 わざわざ手間かけてオフにする必要もないんでは? いずれ豚MPは役目を終える日が来るし、その時には黒でそのレンジはカバーせんといかんでしょ。 その時になって「このステップのは使えます」「このステップのは無理です」とか めんどくさいじゃん。 マザーのベンダーにお願いして「豚を売ってるうちは黒濱用Dualマザーは待ってください」 と言っとけばいいだけだと思う。
>>187 Athlon64MP(黒濱DP)がしばらく出ないから、マザーもでないってことだね。
2年先の話をしても。。。。
>>186 うんとね、バカにも分かりやすく話をしてあげると、
CPUがその能力を使えないように設定したら、
AGPもPCIも使えなくなるんだよバーカ。
(プロトコル的に区別されていないので。)
まあ、インプレスの後藤氏が同じ事を言えば、君らも信じるんだろうね。 俺は既に業務でHyper Transprtを使用していますので。
HyperTransportをコントロールするのはCPUだが、マザボがどう使おうと勝手。 つまり下駄が出そうなヨカーン。 でも黒濱と擦濱って帯域違ったよな。
どうでもいいが、後藤氏はイソプレスの人間ってわけじゃないぞ
>>191 だから、HyperTransprtを使えるようにする/しないの話じゃなくて、
AthlonMPとXPは同じコアなのに、760MP(X)マザーにXP挿しても
ブリッジ細工しないとSMPで動かないだろ?
それと同じ様にClawHammerとClawHammer-DPがピンなりブリッジなりで
区別される(てた)可能性が無いと、あんた言い切れるのか?
>189 たしかClawHammer-DPってただのClawHammerと違ってHTが2系統じゃなかったっけ。 すなわちコア自体が違うClawHammer-DPを出さないことにしたわけで、 >CPUがその能力を使えないように設定したら、 無印のClawHammerでデュアルできないように設定する、という話じゃないとおもう。 問題は一系統のHTをチップセットともうひとつのCPUへの接続でシェアできるのか どうかという話なんだが、パワリポかどっかで後藤氏がマザー次第でできる、 というのを書いてたわけなんで。
>>191 >俺は既に業務でHyper Transprtを使用していますので。
Hyper Transprtのことしか頭にない
SMPが有効かどうかわ,ローカルなメモリアクセスに対してキャッシュの整合性を 確認するアクセスを発生させるか否かで区別させるす。シングルプロセッサ動作の 高速化のために,この機能をOFFにするモードが存在するなら,バスの機能に関わら ずSMPわ無効になるす。 もう一つわ,ノースブリッジがプロセッサからの情報を読んでSMP可/不可の判断を 行う場合す。ゴールデンブリッジでの設定わ,こちらの方法と思われるす。 Hammerに関して言えば, ・コアの機能としてスヌープ(キャッシュ整合性確認)機能のON/OFF ・Hyper Transportの機能として,スヌープを外部インターフェースに流さない 等の制限で,SMPをOFFにする可能性わあるす。 問題は,わざわざそんなことをするかどうかすけど。。。
マザーがでなけりゃ CPUとして対応してようが そんなこと関係ない
Hyper Transportが1系統しか無いプロセッサでマルチプロセッサ化するためにわ, ノースブリッジ(?)がHTハブorスイッチの機能を持つ必要があるす。 わざわざ,そんなものを開発するチップセットベンダがあるかどうかが問題でわ?
まあ現状Dual対応のサードパーティーチップセットがあるか、という事から 想像はつくけど
>俺は既に業務でHyper Transprtを使用していますので。 無印黒濱も業務で既に使ってるのかね、出来るって断言するこの電波は
>199 >ノースブリッジ(?)がHTハブorスイッチの機能を持つ必要があるす。 それなら、三系統のHTを持つHTハブorスイッチ専用チップというのがあれば チップセットに組み込まなくても、cpu用に2つのHT、チップセット接続に 1つのHT、でデュアルCPUシステムができるのかな。
つか、Hyper Transprtってただの転送プロトコルであって マルチプロセッサの性能を左右する要素ではあっても マルチプロセッサ可能であるかどうかを左右する要素では全然ないはずだが。
>>202 ひとつ書き忘れていたすけど,プロセッサからのスヌープ要求から応答までの
時間は規定がある筈すから,HTハブわOpteron内部並に高速である必要があるす。
一応Opteronわ2-hop(途中プロセッサ1つ経由)とか3-hop(途中プロセッサ2つ経由)
とかの構成を許容することになっているすから,HTハブを一つくらい挟んでも大
丈夫と思われるすけど。。。
>>204 あなたがでてくると簡単なはずの議論が
五里霧中と化すので、あまり混ぜっ返さないでくれ。
つか、本題とずれたとこばっかにフォーカスしてレスするんだよな。
206 :
Socket774 :02/12/15 16:48 ID:FwpwXw05
で、結局ベンチの結果からSSE関係の処理が激遅なわけだが このままPentiumと勝負できるのか? SSEの処理が遅いってことは、オーディオ処理や動画のエンコが遅いんだよな?
>>203 プロトコルだとしたら1:1通信しか無理なのか2:1通信が可能なのかって大きいと思われ。
>>194 AthlonXPでDualが出来ないのはチップセットの問題。
あるピン同士が導通してるかしてないかで制御の仕方を変える。
>>203 だからー、そゆ問題じゃないんだよ。
CPUベンダが「このCPUではマルチCPUはできない」と決めたら、
その能力があろうがなかろうが、マザーボードはそのCPUを認識して
マルチができない、と判断するし、今のセレロンみたいに
マルチCPUに必要な信号線自体をなくしてしまうかもしれないし、
とにかく、「事実として不可能になる」というだけなんだよ。
そもそもClawHammerとSledgeHammerではSocketが違うんだから、
ClawHammer用のデュアル用マザーがでなくなるってコトだから、
CPUのブリッジをちょっといじくれば・・とか言うレベルの話じゃないだろ。
現在のAthlonXPとAthlonMPの話のようにはいかんだろ。
210 :
209 :02/12/15 17:01 ID:UkngVqMf
>>209 哀れ黒濱Dualは暫くお預けと相成りました。
ところで、AMD君はOpteron + Athlon64を繋げたDualの絵を発表していたが、
こっちのDualはどうなるんだろうねぇ。
[PCIX/Tunnel0]....[Opteron]...[Athlon64]
[PCIX/Tunnel1]...........|
な感じの。
>>211 Opteronとセットでのマルチプロセッサが可能なら、
Clawhammer DPも(対応するマザーが出れば、)可能だと思う。
結局、OpteronとAthlon64 DPの共存は、難しいと判断されたのでは?
DP動作を保証した上で、OpteronとAthlon 64の中間に価格をもってくるとすると、
割が合わない、少なくとも最初から出すような商品じゃないと。
クロックではAthlon 64がOpteronに先行するだろうから、
価格設定も悩ましいし。
状況によっては、
来年後半には、ロードマップ上に復活するかも。
(10月のDeveloper sympoで解説されながら、
半月経たずに消えたわけだから、また復活しても不思議じゃない。)
あるいは、BP-6のように無保証、experimental扱いのマザーがでるかも。
(そこまで需要があるかわからないけど)
>>212 BP-6って何?ソケ370Dual?
そういう系のやつだったら出て欲しい。
後シングルでも良いから64bitPCIかPCI-Xの付いたやつも。
>後シングルでも良いから64bitPCIかPCI-Xの付いたやつも。 現在、出る見込みはありません。 これが秘かに、Hammerの最大の弱点と思ってたりする。
>>209 だからー、そゆ問題じゃないんだよ。
CPUにマルチCPUにできる能力があれば
「このCPUでマルチCPUをサポートしてくれ」
とかAMDにプッシュするとFSB333みたいに
マルチCPUをサポートしてくれるシステムが出るかもしれないわけ
・・・で、結局鶏が先が卵が先か議論ですね
217 :
Socket774 :02/12/15 22:18 ID:0RWN5X4T
PCI-Xって何? 教えろ(`д´〃)ゴルァ
なんかそのうちOpteron買えない奴は貧乏人(w って感じのスレが立ちそうだな。
219 :
213 :02/12/15 22:30 ID:zL7WOY6x
>>214 なるほど。
>>217 100MHz〜133MHz、64bitで動くPCIの上位規格。64bit33MHz〜66MHzのスロットと同じ形(らしい。俺が持ってるはずないからわからない。)
最高1.06GB/secの帯域を持ち、主にサーバー用に使われている。
PCI Expressが出ても生き残るらしい。
>>216 いつのまにそういう議論になったんだ?
黒浜DPがキャンセルされたっていってんのに、
黒浜でもDualは可能だとか訳のわからんこと言い出して
はじめから論点がずれていたが・・・
黒浜DPがキャンセルされた
=黒浜でもDualは可能だがDualのプラットホームは用意しないとAMDは考えている
っつー意味だから議論は全くの無意味
>221に同感。だいたい、「CPUが対応してれば」とかレバ話し始めりゃ何でもありだよな。 AMDがやらないって発表してるんだからマルチ用の信号線も 殺してある、マザーもでない、ってみとくのが正解。 ありもしない可能性こねくりまわしてどーすんねん。
ま、「マルチ用の信号線も殺してある」ってのは眉唾だけどな。 わざわざ面倒だろ? それこそ221の言うように プラットフォームがなきゃ意味ないんだから。 バートンが出る前からその後のDualソリューションのこと考えても仕方ないとは思うが。
224 :
Socket774 :02/12/16 00:12 ID:se4jQXXY
Athlon 64ベンチマーク
--------------------------------------------------------------------------------
AMDが春に予定しているAthlon 64/ClawHammerの、
プロトタイプを用いたベンチマークが伝えられている。
これによると、Athlon 64は同クロックのAthlon XPに比べ、
典型的なアプリケーションの性能を示すSYSMarkで約23%高いスコアとなっているようだ。
テストは動作クロック1.2GHzのAthlon 64/1MB L2とAthlon XP/256KB L2、
またPentium 4 2.2GHz/512KB L2で行われており、メモリはAthlon 64およびAthlon XP環境がPC2700、
Pentium 4ではPC2100が使用されている。以下はスコアの一部。
Athlon 64 Athlon XP Pentium 4
SYSMark 2002 178 145 217
DivX 5.02 569sec 709sec 497sec
SPECint_base2000 739 532 774
SPECfp_base2000 674 504 677
http://www.septor.net/ L2が1Mってオプティロンでは・・・・・・・
3本の指が生えているHammerではないのでしょう、きっと...
226 :
Socket774 :02/12/16 02:42 ID:BMtKf+0N
結局一般向け64bitCPUは次期PowerPCが一番良くてIBMの勝利ですか?
>>226 何をもって一般向けというのかと小一時間
やっぱり、むき出しコアなの?
何を今更…
むいちゃいや…
231 :
Socket774 :02/12/16 09:11 ID:70X26s7i
ああ、Athlon系は1.2GHzなのか。
32bit環境でこれなら十分期待できるな。
Athlon64 は2.0GHzで出ると言われているから、単純計算で 2000/1200*2200≒3670+ HT搭載Pen4 3.2GHzといい勝負をしそうな感じ。
しかし、この時期になっても1.2GHzのベンチマークしか出て来ないとは…
Baniasと同じくらいの進捗なので、向こうのベンチマークが出てこないうちはまだいいでしょ
Pen4がFSB400にPC2100、Hammerの方が1Mキャッシュなのを考えると少々物足りない速度ではある
たとえベンチが遅くても, 64bitアドレス空間という響きだけで 全て許せてしまうのはオヤジかな(藁 おれのことだけど。
どうせどっかのピンをプルアップすりゃデュアル出来るんでは? hard-wiredできるほどAMDに余裕があるとは思えんぽ.
最初のAthlonもデュアルに対応すると言っていたが、現実にはSlotAではデュアルママンは出なかった 黒濱が載るデュアルママンが最終的に出るかどうか SlotAのAthlonでデュアル出来る出来ないって言ってるのと同じレベルの話をいつまでもしててもねえ
>>239 XPでデュアルが出来ないのは760MP/MPXのせい。
Athlon(32bit)のデュアルはIntel系と違って1つのCPUと1つのFSBが対応してるから
やろうと思えば無印でもXPでも出来るが、わざと出来ないようにしている。
しかしHammerではノースブリッジとつながっているのは1つのCPUだけであり、
そのCPUはノースともう1つのCPUの両方につながなければならない。
そのときに1つのHypertTransportコントローラしか持たないClawHammerが
2つのデバイスに同時にアクセスできるかが問題になっている。
つまりAMDが将来的にClawHammerのデュアルを可能にさせる気かどうかが問題。
>>240 無視してすまん。
>XPでデュアルが出来ないのは760MP/MPXのせい。 ( ゚д゚)< ……
AMDのせいだとは思うが、チップセットに非はねーべ。
244 :
241 :02/12/17 00:52 ID:78EIIbQN
ごめん、書き方が悪かったか。 760MP/MPXはL5がクローズされた石でしか動かないよう、AMDが設計した。 この一文を一行目と入れ替えてくれ。
245 :
Socket774 :02/12/17 02:50 ID:62VjMBc2
Athlon64が市場に登場の頃にはPentium4にまた差をつけられてそうなヨカーン
4G逝ってるかもね
247 :
Socket774 :02/12/17 03:23 ID:lPWABN1e
>>246 3Gで100W逝っちゃってあっぷあっぷです。
ていうかハマーは鯖市場むけの対抗馬 そんなことは数年前から雑誌に載ってたのに今か今かと待ち望んでる香具師は実際買えるのかと小1時間.... 漏れはXeonMPでハァハァするよ
>>248 Athlon64って知ってる?
Opteronって知ってる?
会社の金で買ってハァハァするんです。個人で買うのは1年以上後でしょうな。
251 :
Socket774 :02/12/17 08:41 ID:sKzKVUQO
XeonとPen4何がちがうんだ? デュアル対応ってことだけ? 例えばシングルXeon2.8GとPen4 2.8G 両方HT対応だし…
>251 L2とか発熱とか
>252 L2が違うのはXeonMP
正直Socketだけ
255 :
Athlon64 :02/12/17 13:49 ID:FHWaj5TR
>121 それは無いのであります。AthlonはIPCではPentium4を上回りますが、 スーパースカラに特化しているAthlonのアーキテクチャはIPC向上のために 膨大なリソースを投入しており、実はリソースの利用率はPentium4以上に悪い。 そもそもHyperThreading自体がスーパースカラの発展技術であり、HTを導入すれば Athlon/HammerはPentium4より性能は向上すると思われます。
Pen4は分岐予測に失敗したときのロスが大きいからCPUに空き時間が出来、 HTTはその空き時間に別の命令を実行しようと言うもの。 つまり分岐予測の時のロスが少ないK7,K8やP6系はHTTを導入しても大した意味はなく、ダイサイズが増えるだけ。
257 :
Socket774 :02/12/17 14:31 ID:vSbS8T+s
ペン4パイプライン長すぎと言うことだ。
>>256 別に分岐失敗時にのみ有効なものじゃないよ。SMTはデータ依存が発生する場合にも有効
まあ現状のP4での使われ方は主に分岐予測失敗の穴埋めなわけだが。 その意味ではメリットデメリットを比較すると今の時点ではK7/K8にはいらないと思うね。
>>259 CPUが早くなるなら、ダイサイズが膨れ上がらないなら、
かつエンジニアリングリソース喰いまくりで
新CPUのリリースに影響しないなら、
可能な技術は全部投入すべきでしょう。
HTやるなら更なるFSBの高速化も含めて。
ただHT対応のチップセットや
BIOSを用意してバリデーションまで行うのは
ゴリラにだけ出来る技と思われ。
hammerに全力投球し、Bartonすら出すのかが怪しかったAMDにそんな余力は無いと思われ。 もしHT相当の技術をぶち込むにしても64等がうまく回り始めるであろう再来年以降の話。 俺はメモリコントローラーの刷新等の関係でそれすら出来ないと考えてる。
262 :
Socket774 :02/12/17 19:05 ID:62VjMBc2
ってことは、わざわざPentiumあきらめてAthlon買うようなヤシはDQNですか?
>>262 両方買うやつが真のDQN。精進せよ。
>>261 数年後にヨウヤクx86-64でマルチコア&HTでつか。
64bit用の演算用ユニットを流用とか更にいろいろあるかも。
タダ現状でUSB2.0程度ですらハマーってるAMDには確かに余裕は無いかも。
もうサウス作らなくて良いよ。 ALiに頼め。
265 :
Socket774 :02/12/17 20:48 ID:URSQdFLV
( ゜д゜)ハマー
サウスはnForce2のMCP-Tが使えんかな? DolbyDigital ウマー
267 :
Socket774 :02/12/17 21:15 ID:1rkKmIfZ
HyperTransport対応じゃないと美味くないよね。
268 :
Socket774 :02/12/17 21:40 ID:Fer8/Rbl
nForceのMCPはHyperTransport対応でしょ?
269 :
Socket774 :02/12/17 21:59 ID:1rkKmIfZ
>>268 ALiもHyperTransport対応だね。結局車輪の再発明で手間取ってるのか。
Intelに各個撃破されないことを祈るわ。
nForceって何でデュアルチャンネルなのに、dimmスロットが奇数なのよ。アホじゃん。
CrushK8は1チップ構成だからnVidiaはもうサウスを作らんだろう。
272 :
Socket774 :02/12/17 22:30 ID:URSQdFLV
HyperTransportって ( ゜д゜)ウマー?
273 :
Socket774 :02/12/17 22:51 ID:vSbS8T+s
>>270 3スロット刺してもデュアル効くこと知らないあなたがアホ認定。
>>273 どうなるの?
2枚でインターリーブ、残り1枚は一人寂しく?
276 :
270 :02/12/17 22:57 ID:GwEOTYB+
そうだよな。だからアホじゃんて言ったんだが。 第一デュアルチャンネルのメリットって 4枚差しても1チャンネルに2個のメモリモジュールしかぶら下がらないから アンレジスタードのメモリで安全に4枚つかえるってメリットもあるのに 3DIMMスロットはないだろう。
277 :
Socket774 :02/12/17 23:03 ID:QpqnyUrO
浜出る ↓ AthlonXPの価格が下がる ↓ AthlonXP最高クロック ↓ (゚д゚)
(゚д゚)シメジ
279 :
Socket774 :02/12/17 23:14 ID:vSbS8T+s
>>276 考え方が違う単純にメモリーチャンネル2つ乗せただけだから空いてれば
同時にアクセスできるってだけ。
三枚に上手く割り振ればいいだけ。
>>270 nForceのデュアルチャンネルはE7205等とは違って2つのコントローラに3つのDimmスロットがぶら下がっている。
また、CPUからは1チャンネルしか同時にアクセスできず、もう一方は内蔵グラッフィクが使う。
(nForceのメモリコントローラがデュアルチャンネルなのはグラッフィク機能を使ってもCPUには影響を与えないようにするためにある。)
だからnForceのDimmスロットでは奇数でも大丈夫。
また、E7205等は絶対にメモリスロットが偶数でなければならない。(余った一つが無駄になる)
>>280 そうなんだ〜ありがと。じゃ、グラフィックボードで重い処理をしない限り
デュアルチャンネルあってもCPUでは帯域使えないんだね。
なんだかな。E7205みたいなホント(物理的に2チャンネル分バスがあるという意味の)の
デュアルチャンネルメモリのチップセットがAthlonXP用に出る予定無いのかな。
>281 また突っ込まれそうな発言してんなw
つっこんでみい
突っ込み所が多すぎて逆に突っ込めない。 最早神の領域ですな。
ただの知ったかくんかい。ホントに知ってる人は
>>280 氏の様に
理路整然と間違いを正してくれるものなのだ。
286 :
284 :02/12/18 01:32 ID:RHKMENu6
俺、280なんだけど。めんどくさかっただけ。 >グラフィックボードで重い処理をしない限り >デュアルチャンネルあってもCPUでは帯域使えないんだね。 グラッフィクボードで重い処理をしてもCPUは帯域を制限されない。 他の統合型チップセットだとCPUとグラッフィクで帯域(1チャンネル分)を共有するからそうはいかない。 >E7205みたいなホント(物理的に2チャンネル分バスがあるという意味の)の nForceにも物理的に2チャンネルある。 でも本とのデュアルチャンネルであるかというと微妙…人による。 >デュアルチャンネルメモリのチップセットがAthlonXP用に出る予定無いのかな。 具体的に説明すると、CPUの帯域(=FSB)は2.1GB/secで固定。(FSB266MHzの場合) メモリはPC2100で帯域は2.1GB/sec。 メモリへのアクセスはほぼCPUだけに等しい(I/Oからのアクセスなどたかが知れている)ので、 CPUが同時に2つのメモリバスにアクセスする必要はない。(しても全く効果はない) つまり、出る可能性は0。 但し、Hammerの場合メモリへのアクセスはFSB、ノースを介さずに直接行うのでFSBの帯域による制限を受けない。 よってデュアルチャネルでもクワッドチャネルでもその分だけ性能を発揮できる。(帯域がCPUの周波数×64bitを超えない限り)
287 :
285 :02/12/18 02:05 ID:cqFMX+Qf
>>286 ふむふむ。
>グラッフィクボードで重い処理をしてもCPUは帯域を制限されない
でも、CPUが2チャンネル分の帯域を使うことも出来ない。(それが出来ないことによる実害は下記で)
だからデュアルチャンネルあってもCPUは(フルに2チャンネル分の)帯域はつかえないって言ったのだよ。
普通のチップセットより有利なことはわかるよ。つか誤解されないように書いたつもりだがなぁ。
だけど、グラフィックに1チャンネル割り当ててしまうってのがGPUメーカーらしい
アプローチだなー。
>CPUが同時に2つのメモリバスにアクセスする必要はない
それはわかっとるけど、それは現状のFSB(266)のCPUを使う場合っしょ?
CPUがメモリのチャンネルふたつつかえるチップセットなら
この先FSB333(以上)のCPUで、PC2100のメモリ(高速なメモリを新規購入しなくても)でも
低速化しないとか、倍率操作してFSB OCするときとか、メリット有るよね。
結局、間違いではなかったような。
誰も質問なんかしてないしnForceの話が始めたのは >285ってわけでもないだろ。 的はずれな自治厨やな。
290 :
Socket774 :02/12/18 05:42 ID:9Xp1F6VF
(´.ω.`)ショボーン
>>287 >倍率操作してFSB OCするときとか、メリット有るよね。
そこまでして高速化したい人はそもそもメモリも高速なのを買うだろう…
>>287 nForceスレ読めばわかるが、FSB333にPC2100デュアルよりPC2700シングルのが速いぐらいだ
>>289 あんたが的外れだと思うが
そう思うんならレスせずにスルーすればよかろうに。
予想よりちと高い値段だな。 性能で圧倒すれば売れるだろうが・・・
>>295 Opteron-1.2GHz≒P4-2.2GHzである事からするとP4-2.53〜3GHz相当か。
3GHz相当で$3000〜4000位ならそんなもんかな?でも$6000になると高すぎるだろ。
Systemの値段としては、そんなものでは。 同じ記事で、 Barton dual systemの上限が$3,000と予想されてるんだし。
HyperThreadingに対応したアプリが増えてからHyperThreading拡張版Opteron およびAthlon64を出すというシナリオは割と容易に予想できる。パテントでもOkが出たのか・・・
>>300 (AMDのHyperThreadingと直接関係ないが)後藤さんによるとAMDはモデルナンバーを導入しているため
いろいろな拡張(512KBの2次キャッシュや333MHzFSB、HTTなど)を施してもその分価格に反映させられるらしい。
>>301 いつまでも雷鳥比なんて言ってると市場から無視される危険性もあるけどな
IntelがHTやFSB800でクロック辺りのベンチが伸ばしたときに、モデルナンバーに相当するPen4に惨敗すると
悲惨なことになりそうだ
モデルナンバーにとやかく文句を言う奴ってのは、 実性能で見ていない時点でクロック信者と殆ど変わらんな。
クロックがどうでもいいなら、クロックっぽいモデルナンバーなんてつけないだろ AMDがIntel以上にクロック信者だからこそ故、Am5x86以来モデルナンバーから完全に離れられない
クロック信者なのは「大多数である」一般消費者なんだから仕方ねーべ。
>305 んだんだ。
モデルナンバーでいっこうにかまわんけど、最近の2600+とかあたりは ちょっとどうかと思う。2600+が2400+〜2500+くらいでちょうどいい。 1600+あたりのように もうちょっと控えめにつけておく位がいいなぁ。 同ナンバーでほぼ完全に圧倒できるくらいのナンバーつけるほうが、 インチキとか言われなくていいでしょ。
ていうか お前両方使い比べたことないだろw 2600+、すでにかなーり控えめな数字です。
>>304-306 だ か ら な
その一般消費者へ売るために付けられたモデルナンバーに対して
四の五のごたくを並べるのはナンセンスだと思わないのか?と言ってんの。
実クロックが性能指標として成り立たなくなった今は
AMDにしてみればそれは生命線なのだから仕方のない事。
それ自体が気に入らんと言うなら仕方が無いが。
モデルナンバー自体ナンセンスってことだろ クロック信者もモデルナンバー信者も本質は変わらないと思うが
「モデルナンバー信者」は
>>310 で初登場なわけだが。
>>308 両方比べるって、同じシステムで比較したらAthlonXP同士でも
2000+でも2600+でもほとんど体感できないのに何言ってんの。
結局評判のメインになるのは雑誌に載るベンチマーク。そしてそれを見た
マニアの口コミ。
正直、提灯ベンチでも互角くらいじゃないとPC自作野郎の大半である、
プチマニアは鵜呑みにしやがるので、控えめにつけておいて正解。
>>301 (らしい・・・・ってあたりまえだろ、見りゃわかるだろ・・・・と思うんだが・・・。なんか後藤氏は嫌いじゃないが、AMD関連スレの扱い方は怖いものを感じる)
>>312 漏れはP4つかったこと無いんだけど、こっちの2Gと2.6Gは体感速度に差が有るということですか?
(The Inquirer Opteron予想) Q1 1.4 - 1.6 GHz Q2 1.8 - 2.0 GHz Q3 2.2 GHz Q4 2.4 - 2.6 GHz Opteron Single 仕様(AGP + PCI X)システムは、Q2から$3k以下で。 マルチは、$3k-6k, 6k-10k, 10k-25k, 25k+とある。 高価格帯は、Newisysを用いたラックサーバ向けと思われる。
The Inquirerにかなり謎なリーク記事。
基本的には、FIC, Gigabyte, Arima, Tyan, MSI, IwillのOpteron板の紹介。
"Rapsody"チップセットを使うという。初めて聞く名前だが、AMDの8000シリーズの派生品らしい。
8000, 8200, 8400, 8800とあって、順にAthlon 64, Opteron DP, 4way. 8way用だという。
非常にマユツバ情報だ。
すべてExtend ATXだが、2wayと明記されているのは、Tyan Thunder K8 (S2880)だけ。
PCI 32/33は、あっても1スロットのみ。
GigabyteのみAGPスロットつき。
http://www.theinquirer.net/?article=6789
4Way用と8Way用を分ける必要性が感じられない気がする・・・ PCIEX専用サウスとかかね? でもそうすると連番になってるのが気になるし・・・
Opteronには、実は3種類あるという新説。
Sledgehammer III - Single
Sledgehammer DP - 2 way
Sledgehammer Mp - 4/8 way
90nm family - DDR II, 1MB L2
Athens - 4/8 way
Troy - 2 way
Venus - Single
http://www.theinquirer.net/?article=6787 これも、相当マユツバ。
せめて、L2 cacheくらい変えてくれると、少しは信ぴょう性がでてくるんだが。
>>317 紹介していてアレだけど、
今回の3記事は、(いつにもまして)
全然あてにならない気がする。
シングルオプティオン買うぐらいだったら Athron64買うだろうしねぇ K6みたいに3次キャッシュ載せたボード作った方が 絶対安上がりだし。 ん?アーキテクチャ的には如何なんだ?
AGPはほしいが、PCI 32bit/33MHzでは満足できない、 しかし、Dual Processorは必要ないという人は、 Opteron + AGP +PCI-XなSingle Opteronしか選択肢がない。 しかし、今ごろ急に(gluelessなはずのOpteronに)新チップセットとか、 Opteronのカテゴリー分けとか言われても、信じられない。
まぁどうせPCI Expressにとって変わられるんだからと言ってみる。 オプティオン買うよりSCSIカードとか買い替えた方が安そうだしね。
>>322 PCI ExpressのU320やU640、Serial AttachedのSCSIカードが出るかは激しく疑問である。
InquirerのOpteron価格予想だが、 11月のAnalyst MeetingでのDirk Meyerのpdfの9頁の価格区分に似てる。 さらに細かくなってるけど。 (32-bit pricing with 64-bit capabilities) 8P+ Small Enterprise Xeon MP 1% AMD Opteron Sledgehammer MP $25 - 100K 4P Basic/Scalable Xeon MP 7% $6 -$25K 2P Entry/Value/Ultra Value Xeon 71% Sledgehammer DP / Athlon MP Below $6K
325 :
Socket774 :02/12/20 00:00 ID:0R4AnOeH
思いっきり低レベルな話で恐縮ですが、 来年の夏ごろのアスロン64の中グレードはどれ位のモデルでいくら位 するんでしょう?マザーは¥1.5Kくらい見とけば大丈夫ですか? 夏のボーナスで自作しようかと考えてます。
そんなのは予知能力者に聞いてください。いつ出るかどうかも 戦々恐々なのに値段なんてわかるわけがない。 つーか、Pentium4とかAthlonXPだって来年の夏の値段なんて どうなってるか確かなことはわからんちゅーの。
327 :
Socket774 :02/12/20 00:22 ID:0R4AnOeH
すまん。落ち着きます。 でも希望を言えばマザー込みで¥6万で収まって欲しい。。。
まあ素直に予測すれば ほぼスケジュールどおりに出るという仮定のもとでは 中位程度のグレードとなると 多少プレミア的な部分があったとしても 今のXPの最上位機種で組む以上の値段にはできないと思いますけどね。
遅レスだが一応
>>201 Hyper TransportはHammer専用じゃないぞ。
nForceでは既にブリッジ間の通信に使用されているし、
他企業でも、ALTERAやXILINXのFPGAが既にHyperTransportハード層を
サポートしているので、いくらでも使用できるよ。
330ではないが、その前の方を読んで頭が痛くなってきた(w
>>330 201だがどこでHyper Transportを使っていること自体を否定しているのかと小一時間
>>331 前のほうを読んだけど、まあ、HTを裂けるチーズのように半分にして使うようなM/BとBIOSを実装すれば、
Athlon64でもデュアルは出来ると思うぞ。そういう話じゃなくて?
335 :
331 :02/12/21 23:43 ID:+G5cgGub
>>334 理論的にはその通りなんだけど、実際には物が無い事にはわからんでしょ?
なのに、「HyperTransportの勉強をしろ」「俺は業務でHyperTransportを使っている」
とHyperTransportの話しかしない奴に対して>201は、
「あんたHyperTransportを使った事あってもClawHammerを使った事ある訳じゃないだろ?
なのになんでそこまで言い切れるんだ?」
と言う趣旨の突っ込みであって、>333にもあるようにそいつがHyperTransportを使っている事を
否定しているわけではない。
って、ここまで事細かに説明せにゃならん話だろうか・・・
>>334 勿論BIOSもMBも対応してなきゃならんが、HTをコントロールするのはCPUなので、
半分ずつ使えるかどうかが分からん、という話。
というかこの話を蒸し返さんで欲しい。
AGPトンネルじゃなくノースブリッジで一旦受けるようにすれば如何だろう? 何処も作らねーよとか豚でやれヴォケとかの突っ込みは無しね。 帯域チーズよりは有りそうじゃない? ___________________ ____________________ | | | | | MEM | | MEM | |__________________| |___________________| ___|___|___ ___|___|___ | | | | | 64 | | 64 | |_________| |_________| |____|__________________|___| | | | 北 | |___________| | |
ずれ過ぎ(泣 ゴメン
こう?
>>338 | ̄ ̄ ̄ ̄ ̄| | ̄ ̄ ̄ ̄ ̄|
| MEM. | | MEM. |
|_____| |_____|
._|_|_ _|_|_
| | | |
| A64 . | | A64 . |
| | | |
. ̄| ̄| ̄  ̄| ̄| ̄
. |.  ̄| ̄ ̄| ̄ .|
 ̄ ̄ | .北. | ̄ ̄
.|__|
| |
そうです。アリガd。
>>338 そうするとメインメモリやキャッシュの共有が出来なくなる。
いや、ノースって言うのが語弊になるかもしれないが、 要するにHTトンネル(って言っていいのかな) (AGPトンネルの役割も兼ねるかも知れんが) チップな訳です。漏れが考えたのは。 nVIDIAなんかだったら出来るんじゃないかなと思ったわけですね。 確かにOpteronのDualよりは遅くなるけど。 ノースにメモリつなげるよりは早いわけで。
こんな感じなのかな。 | ̄ ̄ ̄ ̄ ̄| | ̄ ̄ ̄ ̄ ̄| | MEM. | | MEM. | |_____| |_____| | | | | | ̄ ̄ ̄| | ̄ ̄ ̄| | A64 | | A64 | |___| |___| | |_____.| | |__|_ _ _ _ _ | | . | ノース | ̄ ̄ . |._____| | |
346 :
342 :02/12/22 23:55 ID:8l4a5+vu
>>343 いや、メインメモリが共有できないのは致命的だぞ。
Dualの意味がなくなる。
>>343 メモリ共有できなきゃ、IO共有もできんな。
2台のAthlon64マシンとどかが違うんじゃ?
348 :
Socket774 :02/12/23 21:48 ID:DQMPyfRW
>>348 1MBキャッシュのだな。その結果から見ると濱でもL1とL2はExclusiveなのか。
L1ヒットの速度がAthlonXPと同じだからおそらく同一クロックなのだと思うが、L2ヒット時の速度が上がって
いるのでL2の接続は今のXPより高速化(256bit?)されていると推測。
ところでなんで1MBのAthlon64のベンチスコアが出まわっているんだろう。Athlon64は当初は256KBじゃないの?
>>349 1.2GHzで動かしてるESはOpteronじゃないのけ
352 :
349 :02/12/23 22:41 ID:tQ+KY+jR
ばっちりExclusiveL2とか256bit接続とか書いてあるな、、
>345 確かにそう云う使い方もできますね。 実は結構需要があったりして・・・ でも鯖だったらOpteronに行くだろうし 低価格システムで回路自体のバックアップが必要な事って先ず無いからなぁ。 如何思います? >346-7 アーキテクチャ的には別のCPUのメモリにも アクセスできるのでは?(多少時間は食いますが) Opteronではそうなっていたし、グラフィック内臓のチップセットのいくつかはは Ath64のメモリコントローラー切ってHTから流し込むようになっている様ですから。 只そうすると豚MPとは・・・
>>353 黒濱DPがでたらお払い箱になるチップセットを一体だれが作るんじゃ?
学生用のおもちゃだな。
>>349 Hammerの威力はL2キャッシュへのアクセスよりもメインメモリへのアクセスによって引き出される。
帯域よりレイテンシの短さが特徴であり特長なので、あんなベンチは飾り程度でしかない。
しかし、1.2GHzでは厳しい。 1.5GHzはないとPen4/3GHzを超えられないと思われる。
Hammerのキャッシュ同期プロトコルわ,Hyper Transport規格の上にAMDが
独自に実装したものすから
>>344 のような構成でSMPが実現できるのわAMDが
自前でそういうチップセットを作った時だけす。
ところで1chのHTを2つに分けるという話すけど,バスにわデータ線以外に制御用の
信号がいくつか必要なことを忘れていないすか?HTの場合わ"CTL", "PWROK", "RESET#"
なんて信号が必要す。2重化して使えるとわ思えないすけど。。。
HTを2つに分けることもできないと思われてるとは。 AMDエンジニアも馬鹿にされたもんだな。
>>354 >黒濱DPがでたらお払い箱になるチップセットを一体だれが作るんじゃ?
どっかでAMDが作るって話があった。AMD760MPをFSB333MHz&DDR333対応させる
リビジョンアップだけをした物。
>黒濱DPがでたらお払い箱] キャンセルされたんじゃなかったの?
>>361 キャンセルされたよ。ただし、いつかは出てくると思うよ。
同意。 Opteronがシステム込みですごく安くなるとも思えず BurtonMPにもやがて市場での役割を終えるときが来る となれば黒濱かそれともその後継かはともかく Athlon64シリーズに入門サーバ用のソリューションが必要になるだろう。
>>363 OpteronのL2=512K版が出たりするんじゃない?
Opteron(1MB)=XeonMP/Itanium
Opteron(512K)=Xeon(2way)
Athlon64=Pen4
Barton=Celeron
みたいな位置づけで。
お前ら、デュアルコアの存在を忘れてませんか? 90nmのhammerソリューションでの採用はほぼ確実。 俺はOpteron後継のAthensコア2つ搭載の1CPUが BartonMPの穴埋めすると予想している。CPU自体 は結構高価になるが2CPUよりトータルなコストでは 安くなるだろうし。 Athlon64後継のSan Diegoコア2つの1CPUの可能性 まあるが、どちらかというと2コアがハイエンドデスク トップ、1コアがローエンドデスクトップという流れの可 能性の方が高そう。 まあ2004年以降の話だが。2003年はBartonMPでがん ばるんじゃねぇの?90nmのXeon2wayがリリースされる のは2004年だろうから、性能差はあまり開かないだろう し。
>365 0.09μとDDRUセットだろうカナーリ先の話 それより濱DPが遅れAMDしかたなく豚MPにSOI採用 3300+くらいまでMPXを延命して欲しいぞ
SOIを導入するとおそらくライブラリ変更になって再設計する必要が出てくるからますますHammerが遅れちゃうよ
豚は思ったより息の長い製品になると思われる。というのも、2003にAMDは ドレスデン(0.13SOI):黒濱、擦濱 UMC(0.13/noSOI) : 豚 と、工場を分ける予定らしいが、UMCは0.13世代ではSOIは採用しない。 したがって、豚はUMCが0.09SOIプロセスの開発を完了するまで製造され続ける。 もしかしたら2004後半まで地道なクロックアップしつつ豚が製造されるかもしれない。
豚をUMCでという話は、生きてるの?
>365 でもそうすると、70W制限に引っかかるのはAMDとしては多分出せないから、 結局遅めのしか出せないんじゃない? 4000+が出てる時に3200+Dualコアとか。
>>368 確かにAMDとUMCは今後より密な関係になるが、0.13μmでUMCがSOIを導入しない理由と、0.09μmでSOIが導入されるとする根拠は?ちなみにUMCでの0.13μmのプロセスは0.18μm同様息の長いものとなるはず
>>371 ----------------------------
0.09μmでSOIが導入されるとする根拠は?
----------------------------
UMC自身のロードマップわ、そうなっているす。
http://www.umc.com/english/investors/about_b.asp ----------------------------
We are working on early delivery of 0.10-um technology, and
are developing SiGe and SOI technologies for high frequency,
low power, and high-speed requirements. These technologies
will be offered to our customers starting from the 0.10-um
generation and beyond.
----------------------------
http://pc.watch.impress.co.jp/docs/2002/0509/kaigai01.htm >アーキテクチャ的に見ると、DDR IIコントローラは従来のDDRの上位互換で設計することができる。だから、AMDはDDR II/DDR両対応のHammerを設計できるわけで、問題はないように見える。
>しかし、その場合もその第2世代Hammerがピン互換を保てるかどうかとなると話は違ってくる。DDR IIサポートで必要になる新しい信号線を、ClawHammerのリザーブピンで吸収できるかどうか。
>そして、その場合も上位互換のピン配列で対応できるかどうか。これは、AMDが十分な余裕を持たせたリザーブをしていないと難しい。つまり、DDR II対応Hammerは、最初のHammerとソケット
>互換性がなくなる可能性がある。
↑
Athlon64に飛びつこうと思ったが激しく不安。
Barton買って2004年まで粘るしかないのだろうか・・・
>>373 濱に行くも、豚に行くもどちらもリスクはあります。
自作は趣味と割り切った方が幸せになれます。
下手な予想で自分の趣味と違うものを選択した上に、
予想が外れるのが最悪。
まー使い回しが出来りゃあラッキー程度に思って、 自分の欲望に正直に生きたほうがいいね。 どうせDDRからDDR IIに変わる時にはメモリもマザーも変えなきゃならんのだし。
376 :
Hammer :02/12/28 00:16 ID:BV/Hoz8/
U Can't Touch This ♪ U Can't Touch This ♪ U Can't Touch This ♪
PCクラスタの最速エンジンとしてOpteronを売り込むAMD
http://www.zdnet.co.jp/enterprise/0212/24/epn16.html (snip)
> マイヤー氏によるとAMDは、2プロセッサ以下のローエンドクラス向けに「
>Sledgehammer DP」、4プロセッサのミドルレンジから8プロセッサ以上のハ
>イエンド向けに「Sledgehammer MP」という2種類のOpteronを用意する。
(snip)
> Top500は年2回更新され、それぞれ上位3位までを表彰、500位までに賞状
>が送られることになっている。上位陣はメーカー、研究所、国の威信をかけ
>た激しい戦いを繰り広げている。これまでのトップはNECの地球シュミレー
>タである。以前からPCクラスタを研究していた松岡氏の研究室は、2000年11
>月にPentium IIIを用いた128ノード、256プロセッサのシステムで挑戦する
>が惨敗。500位以内に入ることができなかった。
> そこで2001年6月の再挑戦では、Athlon/1.3GHzの78ノード、理論ピーク性 >能で208GFLOPSに達するPCクラスタを1カ月で完成させた。クラスタネットワ >ークは前回の挑戦で使ったものと全く同じものを利用したという。結果は >77.4GFLOPSを記録して439位にランクインした。 > 2001年11月にはAthlon MPの登場に合わせ、各ノードをデュアルプロセッ >サ化し128ノード、256プロセッサ(Athlon MP/1.2GHz)、理論ピーク性能 >617GFLOPSのシステムを構築。ノード間ネットワークの強化やソフトウェア >チューンにより、331.7GFLOPSで86位(PCクラスタ部門で4位)にまでランク >が上昇。今年1月にはさらに256ノード、512プロセッサ(AthlonMP 1900+) >にアップグレードし、716GFLOPSで47位、PCクラスタ部門では2位にまで性能 >を向上させることに成功した。 (snip) > 松岡氏は今後もAMDプラットフォームを用いたPCクラスタの研究開発を前 >進させる予定という。従来のx86プロセッサでは期待できなかったメモリ帯 >域、I/O帯域、そして64ビットアドレッシングとレジスタ数の倍増など、ハ >イパフォーマンスコンピューティングの分野で即効性のあるフィーチャーが >Opteronには多数ある。松岡研究室では2005〜2006年にかけて、50〜 >100TFLOPS級のPCクラスタを構築する計画という。
HPC向けPCクラスタの上位はブレードに向かうだろう。 何故なら、今のPCにはクラスタに不要な機能が大すぎ、 逆にクラスタに必要な機能が不足している。 つまり、ブレードはHPCクラスタに特化した代わりに高い体積当たり性能を提供する。 そこで、高い体積あたり性能を要求されるブレードにはMemory直結のAthlonは 非常に有利である。 HPC用PCクラスタ分野ではOpeteronは強いだろうね。 といっても、PCクラスタでAthlon使ってる所はまだ少ないんだよな。
オペテロンw
381 :
Socket774 :02/12/29 12:44 ID:bDgJrFi9
ago
382 :
Socket774 :02/12/29 19:25 ID:IbXn0sBH
黒濱にはSSE2互換の拡張命令も追加されるみたいですね これでなおさらPentium4を買う必要性が無くなった訳だが 詳細キボン
383 :
Socket774 :02/12/29 20:13 ID:WtHQd3vz
>>377 >>378 16ノード 32CPU くらいで自作してみたい
ちょっと高めの車一台くらいで作れるか?
それでなにをやるんだ、なにを。
そろそろ、濱詣での準備するか。
386 :
Socket774 :02/12/30 00:19 ID:jZahbKs4
>376 そりゃMCハマーでんがな・・・
自己破産したMCハマーはなんとなく縁起悪いような・・・
最初のAthlon64は1.4GHzだろうか。 2万以下なら勝っても良いが、望み薄かな。
Athlon64を1.4Gで出す意味は? それじゃ思い切り現行XPとかぶるし。 XPを中低レンジに置いて、ハイエンドを狙うために出すわけだろ? どう考えても少なくとも2G前後で出てくるものと思うが。
1.4Gならもう十分に出荷できそうだぞ。 今のクロックより上がってないと買う気は起こらない。(現在皿XP1700+@166*10)
>>352-353 このあたり見ると、
>>329 ,348-351 1.4GHzというのもあり得る気がしてきたから。
俺はXP1600だから1.4GHzでも十分速くなる。
64bit Linuxでも入れて遊べれば十分。
Opteronはサーバ用だし1.4Gあたりから出る可能性もなくはないが A64はXPより上位で出ないとしょうがない。 XPとシェア奪い合ってどうする。 俺も現状1700+だけど、そんなこととは関係なくAMDから見ての話。 すでに2700+とか2800+もあって、バートンも控えているのに 1.4Gで出すなんてただでさえ少ないリソースの無駄だし、ありえないと思わないか? どのくらいの数が出るかはともかく、A64はハイエンドで出る。 P4のハイエンドよりは多少安くなるかもしれんけど、性能からしてそれほどお手軽には買えないと思うぞ。 特に来年前半は。
Athlon64の初期物は166×12=1992当りじゃないか?
Computex Taipei でデモに使ったのが800MHz C't Magaineでベンチがでたのが、1.2GHz MPF2002のSPEC実測値が 2GHz AMDが資料等に使ってる数値が2GHz, 2.4GHz この辺りを考えると、Hammerは200/400MHがベースクロックと思われる。 初物は1.2,1.6,2GHzのいずれかじゃない? 妥当な線は1.6/2GHzの両方を発表して、それぞれの出荷が3/6ヶ月後とか。
HTの帯域にあわせるから、800の約数になるよね。 400説に一票。
HammerはHTと同期を取る必要はない。 前はDDR266とDDR333の両方に対応させるとか言ってたけどどうなる事やら…
398 :
Socket774 :02/12/31 03:05 ID:wvOHYAWk
雑誌(ドスユーザーあたりだったかな?)でハマーではAthlonまでがスカラー演算重視だったのに対し、方針を見直すっていう記事見たんですが… ってことは、ある程度のPentium買うよりウマーってなるんですかねぇ??
399 :
Socket774 :02/12/31 04:33 ID:860zqm6D
400 :
MHz :02/12/31 05:03 ID:JlWARwBO
製品版は倍率変更できないだろうな・・・
>>401 そいつには、
Processorクロックは100,133,166,200MHzと書いてある。
初期の濱はDDR333に合わせて166使うのかもな。
>>402 それの15ページの表を見ると、
Normal AMD Athlon 64 and AMD Opteron Processor Operation は200MHzとなっており、
100,133,166MHzはAthlonコンパチもしくはReservedになっている。
>>403 見落としてました。とするとDDR400サポートを期待してしまう。
395は最後の一行でずっこけるなw 生産スケジュール的に言えば発表だけするならもう今頃できているはず。 発表即出荷にしようと思ったからこそ年内から来年に遅らせたわけで。
あれだけ株価が下がったもんな。
>>407 そりゃ順番違うよ
第3四半期の数字が非常に悪くて、これを発表すれば株価が大きく下がるのはわかってたから
CEOが自社株を大量購入したり、まだES品程度しかできてなかった真皿を「できました」
と発表だけすることで、「AMDはこれから期待できる」という状況を作り出して
なんとか傷口が広がり過ぎないようにしていた、というほうが正確だと思う。
HyperTransportって何だべ?
AMD版HyperThreadingの事 登録商標で同じ名前が使えないからTransportに名前を変えてるだけ
HyperTransportはAMDが開発した技術で、発表〜出荷の期間を短縮する方式。 日本では流通革命と呼ばれている。
今年はHammerの年だ!
414 :
Socket774 :03/01/01 00:00 ID:XQmVBqAm
age忘れたYO!
>>412 IntelもギガCDUレースのときにやってるし、非常に古典的な手だから
2度は使えない、かどうかはわからん。
ほとぼりが冷めるまでは、くらいがより正確だろう。
AMDに関してはHammerではそんなことをする必要はまったくないし
San Diegoとかでも別にする必要はなさそうだけど。
むしろ少しでも早く0.09プロセスがものにならない限りクロック頭打ちが決定してる
Intelのほうが、発表だけ先走っちゃう危険性があると思う。
いよいよ運命の年ですな。
Hammerが去年中にでも普及できるくらい作れてれば劇的な シェア変化もあったろうけど、Intel側もそれなりにかっこつけるだけの 迎撃体制が整ってしまった今、まぁAthlonが出た当時程度の 攻勢になるのがせいいっぱいでしょ。
デスクトップ市場で性能優位を取って価格設定のイニシアチブを持ち、サーバー市場でかつてのAthlonのようなシェア拡大につながればひとまずは成功したと言えるでしょう
419 :
Socket774 :03/01/01 21:52 ID:QK9jXKba
AGE
>>415 CDU?
Compact Disc Unit?
421 :
Socket774 :03/01/01 22:19 ID:UcaAVUVW
FSB400のPen4に勝つのは無理だろうが、Xeonには対抗できるかもな。 しかし濱の生産に躓けばそれも不可能になる罠。
FSB800の間違い。
Xeonはやばい。 性能的にはOpteronに対抗できる部分が何も見当たらない。 Desktopの方も、FSB800に過剰に期待してるやつが結構いるようだけど レイテンシがアレでは、いくら帯域上げても実用上はお寒いと思う。 HammerファミリーはXP比でもさらにレイテンシは下がっているしな。 Intelは帯域のみを測るような御用ベンチをまた出してくるんだろうけど。
424 :
Socket774 :03/01/02 01:44 ID:nof+GXU6
∩ / ̄\ 〈 ベ 〉 〈 ン 〉 〈 チ 〉 \_/ 御用だ御用だ
425 :
Socket774 :03/01/02 02:09 ID:AYhd0thY
しかし実際レイテンシが下がって喜ぶやつがどれだけいるんだ? 浮動小数点演算では大してうれしくないし。 マルチプロセッサと濱最適化の64bitDBが来ればXeonを圧倒することも可能だろうが。
浮動小数点演算ではレイテンシよりFSB重視なの? UD AgentとかはIntel有利?
>>426 別にIntelの方が速いとは言ってない。大して差が出ないだろうってだけ。
>>425 レイテンシとスループットは性能を計る基本です
浮動小数点とか整数演算で分岐命令・データ依存の関係で
どちらが重要か変わるのは確かですが
レイテンシの減少は全てのCPUに対して福音をもたらします
もしレイテンシが減少することにより分岐によるペナルティが減れば
より多くの分岐命令を越えて命令を実行させることに
ソースをより多く割くことができるため
結果的に分岐命令の少ない(レイテンシの影響を受けにくい)
プログラムに対しても間接的にアドバンテージをもたらします
レイテンシが遅いデバイスにハードディスクがありますが、
メインメモリがハードディスクだったら嫌でしょ?
(ハードディスクの転送速度自体は年々向上しているが
レイテンシの面での性能向上はあまりない)
レイテンシとかスループットは設計段階の話。 結局、実アプリケーションでの結果が全て。 実アプリで、Hammer2GHzはPen4/3.5GHz並と言われている。
430 :
Socket774 :03/01/02 04:37 ID:RN+OQenk
>>all このスレを興味深く拝見させてもらってる初心者です 上記から考えると、結局Athlon64の浮動小数点演算は、32bitプロセシングを並行で行えたとしても、FSBがネックで、まだPen4を追い抜くことが出来ないんでしょうか? ガイシュならすいません→宅録したいんですが、多チャンネルを扱うには浮動小数点演算のパワーが重視されると聞きました(間違ってますか?) Athlon64にSSE2が互換で搭載されるということもあり、近い将来AMDの方が一般ユーザー向けPCの世界では発展の可能性がありそうなので、乗り換えようと検討中です 音楽ソフト(どんなソフトでも?)はPentiumっていうのが鉄則らしいのですが、みなさんはどう思われますか?
>>425 >マルチプロセッサと濱最適化の64bitDBが来ればXeonを圧倒することも可能だろうが。
IBMのDB2
>>428 何かのコピペですか?
>>429 今のところ公表されてるのはSPECだけだろ?
>>431 やっぱDB2と64bitLinuxが本命かな。そっち系の人には好まれそうだな。
うちではOracleとSQLServerしか使ってないからよく知らないが。
433 :
428 :03/01/02 09:51 ID:2UYJx2o5
>> 432
違います
>>430 Athlon64(Hammer)ではメモリが直結なのでメモリに対する
FSBクロック(のようなもの)はメモリの動作速度と同じです
またその他のデバイスにつながるFSB(というかHyper Transport)の方は
800MHzで動作します
したがってPentium4に対して劣る部分はFSBにおいてもないと言えます
ただし、DDR333(PC2700)以下でしかメモリが使えない場合はメモリ速度が
DDR400(PC3200)を使うPentium4より遅くなります
またPentium4+デュアルチャネルの場合も帯域で劣る要因になります
浮動小数点演算か整数演算かというのはFSBとは直接には関係ありません
要は分岐命令が多いか少ないかということに尽きます
単に浮動小数点系のアプリケーションは分岐命令が少ないという傾向がある
ということです
浮動小数点演算でもSuperπのようにAthlonの方が有利なものもありますし
Athlon64に搭載されるSSE2で従来のAthlonXPに対してどれだけパフォーマンス
がアップするかというのは楽しみなところですね
問題は、帯域というのはそれを超えるデータ量を流してそこがボトルネックにならない限り問題ではないけど レイテンシはCPUの要求に対してどれだけすばやく反応するかということだから ほぼあらゆる場合でそれなりの効果があるということだろうか。 ベンチマークは帯域を使い切るように作るだろうからベンチマークの数値は帯域の向上に応じて良くなるだろうけど 実際に使った感じではレイテンシが少ないシステムの方がよりストレスなく使えると思われる。
>>430 その時々でベンチの早い安定したやつ使えば良いっしょ。
先のことなんか誰も知らん。
何もわからなかったら定評あるほうにしていたほうが確実に安全だが。
トラブル起こすとえらい大変。
>420 Christlich Demokratische Union Deutschlands
437 :
Socket774 :03/01/02 18:31 ID:5fOBZRdE
Opteronが、どこかのスーパーコンピューターに採用された訳だが やはりL2キャッシュの違いでAthlon64との差は大きいか?
438 :
Socket774 :03/01/02 18:38 ID:c8dnAPyE
>>437 1CPU構成だったら、キャッシュの効果はこれまでのCPUより低くなるんで
ないの?
多CPU、大量メモリの大規模な構成で、ほかのCPUにつながったメモリを
読みにいかなければならないケースが多くなるとキャッシュの効果は上がる
はずだから、C/P的に理にかなったセッティングだと思われ。
439 :
437じゃないが :03/01/02 19:06 ID:f/zg/n0Z
>>438 ハマーって(64bitってことを除いて)これまでのCPUと違うんですか?
>>439 パイプライン段数増加分岐予測の強化Hyper Transportインタフェース搭載(その概念はバスアーキテクチャとは異なるためFSBの特性とは異なる)メモリコントローラ内蔵SSE2命令搭載
>>441 ハマーIIではATA/Ether/USBコントローラも内臓、
してくれると嬉しい。
>442 MediaGXよりすげぇ TM5800よりすげぇ
444 :
Socket774 :03/01/02 21:52 ID:OtzLM4Mb
んで一般市場にはいつ登場するんですか? 3月くらい?
>444 それだけ早く出てくれれば泣くほど嬉しいんだが・・・(多分ムリ)
夏休みまでに、秋葉に出れば良しとしよう。
ごく少量なら実現可能だとは思いますが、問題はCPUよりチップセットかな
448 :
Socket774 :03/01/02 23:37 ID:jfa4bp4+
状況は予想通りか(w。 今年の秋には安くなってると思ったのに。(矛盾した文章だな) 激安一台組むか。値段が下がってきたらまたすぐ乗り換えられるように。
0.13ミクロンのときのごたごたはすべて忘れた方がいい。 発表されたら物は出てくると見るべき。 値段からいってもそんなに大量入荷するようなものでもないが 少量ながら確実に入ってくると思われる。
451 :
Socket774 :03/01/03 09:06 ID:D+Agi/lC
脳内電波情報
>>450 生産スケジュールじゃないの?
スケジュールが乱れてる兆候はないし
スケジュールどおりだとすればちょうど本格的な生産が始まったころだから
3月の発表までにストックを作れば、発表即それなりの量は出てくる。
で、発表されてもほとんど出てこないという人の根拠は?
454 :
Socket774 :03/01/03 13:04 ID:iHW64ySC
Athlon64の第一段としては、2Gの単発勝負なんでしょうか? 他のクロック数も出される可能性あるんスかねぇ〜?
第一弾で発表される最高クロックが2GHzとみた
今のサンプルの状況を見ると2GHzの出荷はちょっと厳しい。 2GHzはかなり遅れる。
1.4GHz、1.6GHz、1.8GHz辺りから来るんじゃないのかな。 俺は1.6GHzと1.8GHzが同時に発表されて、その後の出荷は2400+と2600+の状況と似たような感じになると思う。
予想しても虚しくなるだけかも・・・
スタートは2GHzから。 ただし、えらい遅れる(´・ω・`)
460 :
Socket774 :03/01/03 14:55 ID:o7rHUbbO
2GHz age
濱が市場に出回るのと、10スレ行くのどっちが先だろう。
463 :
Socket774 :03/01/03 18:01 ID:vJl4v575
64bitCPUだからって、32bitのアプリケーションを2つ同時に処理できるってわけじゃないよね?
PC400のメモリ買わなきゃならないのかぁ… デュアルチャンネルPC266のママン出してくれないかなぁ
466 :
Socket774 :03/01/03 22:06 ID:yoJzJfeE
気になるage
誰か465の言っていることを翻訳して下さい。 理解できません。
誤爆じゃないの?
PC400とは恐らく2400年に規格化される標準PCのことだと思われる。
>>465 は、PC266すなわち2266年に規格化されるPCのメモリを既に
予約してしまい上記の様な表現になったと推測する。
この難解な謎を解き明かす為に、多くの命が失われたが、
漸くここで決定的な解を得ることができたことを皆に感謝する。
471 :
Socket774 :03/01/04 04:16 ID:HK2WpdW7
メモリーコントローラーをCPU自体に搭載ということですがシングルCPUの時でもメリットはあるんですか? Pen4には無いですよね?
>>471 ちょっと考えれば分かること。
いや考えなくても分かるだろ・・・。
従来:CPU→ノースのメモリコントローラ→メモリ
だったのが
メモリコントローラ搭載CPU→メモリ
ノースがない分今までのCPUメモリ間のアクセスのボトルネックが解消される。
つーかここで濱について質問してる奴ってさ〜 日本AMDのOpteron及びAthlon64のページにいって情報を得ようとしたりしないのだろうか? 学習能力のないサルってほんと嫌ですね。
475 :
Socket774 :03/01/04 14:27 ID:gA/9hq83
でも初めからAthlon64の2Gを出さないと、AMDに勝ち目は無いんじゃ・・・ 1.8GだとPen4 3Gと同じくらいだし そんなことないんか?って言ってみるテスト
>>475 Dual Opteronなら、PC2700x2x2、つまりメモリ帯域10.8GB/s。
XeonはPC3200x2chだとしても、6.4GB/sどまり。(XeonはFSB533のままの可能性もあり)
メモリ帯域の必要なHPC(計算用)では圧倒的にDual Opteron優位。
レイテンシ重視の一般アプリケーションではAthlon64優位。
さらに、64bit対応アプリケーションならさらに優位。
1.6GHz以上なら性能とは何かを理解できる人に受け入れられる。
一般消費者には、じわりと浸透すれば良いんでないの?
477 :
475 :03/01/04 15:21 ID:dTu6vJaq
>>476 ということは、Athlon64が市場に登場するころは、2Gの出荷が遅れていても、Pen4よりウマーってなるんですね!!
( ゜д゜)ウマー
>470 今年は紀元2663年ですが。
>478 皇紀の間違いでは?
480 :
478ではないが :03/01/04 17:33 ID:TBuJ2W4L
>>479 うちのカレンダーには紀元って書いてあるな。
481 :
Socket774 :03/01/04 18:16 ID:gA/9hq83
Athlon64アツーなのでage
>479 紀元でも良い。 紀元節とか天長節って聞いたこと無い? 関係ないのでサゲ
483 :
Socket774 :03/01/05 00:03 ID:u7EmmAbZ
484 :
Socket774 :03/01/05 00:06 ID:u7EmmAbZ
485 :
Socket774 :03/01/05 00:10 ID:u7EmmAbZ
486 :
479 :03/01/05 00:50 ID:aQnNdcDZ
紀元でもいいのか・・・というより知らなかった(恥) 478氏よすまぬ、そして知識を授けてくれた方々よ、有難う Opteronの話題に染まぬ話でスレを汚してすまない。
>>483-485 Z。
いづれにしてもXeonは年末に漸く3.4GHz。
今年一杯、XeonはOpteronの相手にならないな。
ただし、2004はXeonの反攻がありそう。
488 :
Socket774 :03/01/05 02:22 ID:3Db71UN4
3月にハマーの登場で、ハアハアしていいですか?
490 :
Socket774 :03/01/05 14:13 ID:JbQsSYyv
FBSのクロック上げるのが、困難っていうことをよく雑誌で目にするんですが、どうしてなんですか? メーカーがやる気ないから??
>>490 CPUが200MHzとかの時代FSBは66MHz
今はCPUのクロックは最高で3000MHz FSBは133MHz×4(AMDは166MHz×2)
(FSBクロックと言う意味では×は必要ない)
困難でしょ
492 :
491 :03/01/05 14:31 ID:oIwvFY6x
あ、的はずれでしたね HyperTransportを調べれば逆に従来のFSBがクロックを上げにくいか解ると思います。
そういえば新ソケット名ってなんになるの? やっぱり、ソケットA2とか?
そういえばIntelはXeonのFSBをあげられなくて困っているな。
495 :
Socket774 :03/01/05 16:22 ID:Hil5fhen
石の製造技術はムーアさん曰くの通り何年進歩してるが、 基盤のほうは昔っから変わらないもんねー。 基盤づくりで画期的なブレイクスルー(板じゃなくなるぐらいに)があれば 幅の広いFSBの高速化も容易になるかもね。
496 :
495 :03/01/05 16:24 ID:Hil5fhen
↑一行目「何年」→「年々」 誤字スマソ 長レススマソ
>>493 ClawHammer → Socket C
SledgeHammer → Socket S
……なわけねぇか
Socketい
499 :
Socket774 :03/01/05 20:20 ID:/gBip8Ye
濱ってメモリーコントローラーをCPU自体に搭載することで あんまりオーバークロックで遊べそうもないと思うんだけど どうだろ?
500 :
Socket774 :03/01/05 20:23 ID:ALBQczM3
500記念あげ、 やはり、3月にならないと、 新しいハンマーは出ないのかな? バートンも、3300+までらしいし。
501 :
Socket774 :03/01/05 20:26 ID:quvls6AN
502 :
Socket774 :03/01/05 21:43 ID:wd4GisDB
Opteronを使ったスパコンが出るみたいだけど、Xeon使ったスパコンってあるの?
504 :
Socket774 :03/01/06 02:46 ID:Udwn/gle
早く触ってみたいなー。 前倒してくれないかな。
505 :
Socket774 :03/01/06 03:41 ID:BnluX8IT
で、PCI-X採用の有無はどーなる
507 :
Socket774 :03/01/06 05:57 ID:mY/TQbDX
結局PCI-Xは無しの方向かぁ
508 :
Socket774 :03/01/06 19:38 ID:3HxH1hmB
スーパーコンピューターって、メーカーで専用のCPUを独自で開発してるってわけでもないんだね 果たしてスパコンがOpteronクラスで十分なんかなぁ
509 :
Socket774 :03/01/06 19:40 ID:dbQny5f7
>>499 オーバークロックしたいなら
北森セレ買え
>>510 当然。それがパラレル型スーパーコンピュータ
他にベクトル型のスーパーコンピュータっつーのがあり、いわゆるスパコンの
イメージはこっちの方ではなかろうか。
512 :
511 :03/01/06 20:03 ID:aGxkDWt6
ごめん、勘違い。ベクトルとパラレルは対の概念じゃないんだね。 ベクトルに対抗するのはあくまでスカラーで、 どちらの演算器に対してもパラレルに積めるようだ。 逝ってくる…
パラレル型とベクトル型を対比するのはいかがなモノかと。
あ、訂正入ってた。スマン 後追いで逝ってくる・・・
クラスタ組んでスパコン並のマシンっていうのは数でないので、 Opteronの本当のターゲットは企業のIT部門に入る4U未満の鯖でしょう。 この場合、SIサポートがないと厳しい。性能だけで押すとしっぺ返しをくらうだろうね。
516 :
Socket774 :03/01/06 22:40 ID:R1CUEJhS
2chでは、誤認や誤爆したら逝かなきゃならないんですか?
>>517 おーよく見つけたね
2 PCI-X Expansion Slots:
1 full-length 133 Mhz/64 Bit
1 half-length 66 Mhz/64 Bit
1UってことはOpteronDPでも133MHz使えるんじゃないか
http://www.septor.net/ >AMDのデスクトップ向けプロセッサプランとされる噂が伝えられている。
>これによると、K8プロセッサには1MB L2キャッシュを持つClawHammerのほかに、
>低価格版になると見られる"Paris"が予定されているという。
>ParisはClawHammerと同様0.13μ SOIプロセスにより製造、
>256KB L2キャッシュを実装するものと言われているようだ。
>また、2004年上半期に予定されている90nmコアのSan Diegoについては、
>512KB L2キャッシュを持つものとされている。
いつの間にClawHammerはL2 1MBになっただ?これホントか?
こりゃすごいね。L2=1MBが3月に出るなら絶対買います。 CPUに散々待たされて、マザー最初から安定してそうだし。
>>519 ありゃありゃ、なんと評価すれば良いのやら。
Opteron/0.13 L2/1MB
Opteron/0.09 L2/2MB
Athlon64/0.13 L2/256KB
Athlon64/0.09 L2/512KB
>>519 ガセっぽいな。
もし本当ならDuron復活か?
523 :
Socket774 :03/01/07 07:33 ID:ipUfhEF/
AMD様 今まであなたを、単なる安CPUブランドで 性能などハナクソ程度 Intelには到底勝ち目は無く、 追い撃ちをかけるようにメモリー転送速度がネックになって死亡 知名度は低いこと山のごとしでF1フェラーリのリアウイングに張り付いてあるだけの 一風変わったブランドだと思ってました。 しかし、クロHammerの出現で私はAMDマンセーになります 今まで偏見を持ってすみませんですた Intelよ技術をパクるだけパクって、発熱を増やしまくるあなたは北チョソですか?
L2が1MBぉ〜? ホントかね?
P4はプロセスルールが変わるまで停滞加減のはずだし、今年は反撃の年 になりそうだね。ていうか、なってくれなきゃ困る。 低クロックHT-P4とHammer-Duron(仮)はどっちが体感速度的に上かなぁ。 最高速度は現状で困ることはそうそうないんで、体感速度(レスポンスの良さ や条件が悪いときの速度低下の少なさ)にこだわりたい。 どっちも、そういう面を重視したシフトに移行しつつある感じだよね。
そろそろSuSEやRedHatからISOイメージが出てもいいころ?? うちみたいな小さな会社でもDBをSunからHammer/Linuxに移行しようか 考えてまっせー。
>>522 そうなるとDuron64とか出るのか?!
濱コアのDuronなんて出ようものならCeleronなんぞ鼻息で吹っ飛ぶな。 とは言え、バリューPC向け統合チップセットが作り難いんで各チップセット ベンダは頭を悩ませているようで、そうそう上手くは行かなそうだけど。
>>529 ハイエンドPCでさえ845GE/GVとかKM266使ってる有様じゃあな。
531 :
Socket774 :03/01/07 20:13 ID:3iBo3GhH
自分もハマー登場でPen4から乗り換えることにしますたー AMDアツー
532 :
Socket774 :03/01/07 20:15 ID:Pf2HTwNB
↑ 何気にIDがアイボ
↑ 何気にIDがHT
統合チップセットと言えばCrushK8GとかVIAならK8M400とか。SiS760もかな? UMAの場合はメインメモリへのレイテンシが低くてけっこうウマーかも。 大体各社来年6月ごろの予定らしいが。 濱の本格的普及に合わせて出てくるというスケジュールか。
Sisはグラッフィク用にメモリを別付けできるようにするようだな。 nVidiaもか?
で、やっぱりDIMMスロットは2つなのかねぇ。ClawHammer・・。 メモリがどうしても必要な仕事してるんで。 デュアルCPUはいらないんだけどOpteronを買うしかないのか? マザーいくらするんだろ・・・。
http://www.hardocp.com/ In an email just obtained, Kham Senava states the following.
On your inquiry on the Polyraxx 1U2C, the price will be $9450.00,
but it's not set, it could be lower at time of purchase.
And these units will be available to ship out on Feb. 10.
Let me know what you think.
517さんのショップ担当者Kham Senava氏からもらったEメールによると、
発売日は、2月10日。
Opteron 2月10日発売。
538 :
Socket774 :03/01/07 22:31 ID:AFafxZ3C
. , ‐'"´ `'‐、
, '" , -‐‐≡三~、''‐ヽ
/ , ‐"::::::l::::::::::::::ヾ::ヽ ヽ
/ , ‐'":/:::::|::::|:::ヾ:::::ヽ:ヾ::::ヽ ヽ
/ , ‐":::/::::::/::|::::|:::l:::ヽ:::ヾ::ヾ::::ヽ i、
./ / /::/:::/::::::/::::l:::::l:::l|:::::|:::::l:::i:::ヽ:::l i,
'i // /::/:::/::::::/:::/ll'|::||::l.|:::::ll:|:|'i::i'|:::|:::| /
.l ////::::/:/::l::::l l‐|‐i|-ll-|、.ヾ||:|-‐|‐|::|::|/
.| .// i::/:/:::/|:::| |., ‐i"゛O|''、 'i"q';、;::::l __________
.ヽ l l .i::/:;;;=-l:::|‐i l;。::::j l;::j. i:::::;:l /
ヽ |/:/:::l!"L|::i. ''''''"  ̄゛ .i:::::|i:l <
>>537 実現しますように
. ヽ/:/l::::l'i 、゛!:l. __ ' /:::::i.ヾ、 \__________
/://,|:::|:|:/:|:|"'、, /l::|:|:::|:l ヾ、
//./ |::|:/:/::/-ヽ ー- , _/|::::|::::|::::|l:l ヾ:、
// | ||:::/:::i/ヽi., ‐'"´ヽ ̄,;/::::|:::|:;, ‐i:l l:/
..// | /::/::l::lヽ i ̄\ ,入/:::::l::::l / ヽ|//
// | /::/:/:/` ヽ ヽ ヽ/ /:/:::/::l/ ,,,l‐i
|:| | /::/:::/i |``'',二l二-ヽ, /://::/:l‐‐''" l
539 :
Socket774 :03/01/07 22:32 ID:lPbQYTgO
新時代だ・・・ おれが学生だったときコンピューターの入門書、 フォートラン言語の本だったと思うのだが、 「64ビット → スーパーコンピューター」 という記述があったよ。
540 :
Socket774 :03/01/07 22:40 ID:lPbQYTgO
541 :
Socket774 :03/01/07 23:28 ID:sOYYTbLs
>>539 だとしたら、ハマーってアツー&ウマー&スゲー
アップルじゃないが、家庭にスーパーコンピューターをの時代到来
トラーイ
取りあえず、Bartonで今年の冬まで過ごします(約一年弱)。 その頃には0.09プロセスのHammerや充実したマザボ等出てるだろうし。 レイテンシはPrescottよりもHammerの方が早いのだよね。
>>527 Hammerだけで3種類もつくるのか。。。その上、皿と豚とそれぞれのMP版。。。
さらに、Hammer用ChipSetがNorth(AGP,PCIX)2種にSouthが1種。
この通りだとすると、豚MP用の768MPX for FSB333はでそうにないし、
AMDは開発費回収できず赤字だな。
>>543 AMDはチップセットでは商売してないから。
546 :
Socket774 :03/01/08 02:07 ID:kQo3nEZc
>>545 チップセットの商売してないの?
ガビーン(´д`;)
>>546 現状見てみろ純正で皿対応333MHzチップセットAMDから出てないでしょ。
基礎のチップセットは作るけどそこから先は他に任せるっていうのが
AMDの手法。単純にチップセットまで手が回らないって話なんだけどね。
>>543 ついでに言うと、ClawHammer DPは消えた筈。
549 :
Socket774 :03/01/08 02:38 ID:ERI+0a8F
P4にも無いメモリーコントローラーを載せるハマーはエライ!
ベンダーでしか動いてないものをなに言ってるんだコイツは。
昨日からヘンなのが一匹張り付いてるな
553 :
Socket774 :03/01/08 16:36 ID:n/84LkNd
| ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄ ̄| | Hammer | |_________| ∧∧ || (^o^)|| / づ Φ
なにげに534はまだ新年を迎えてないわけだがw まあ今年の書き間違いだと思うけど
555 :
Socket774 :03/01/08 19:34 ID:ERI+0a8F
| あっ! |、∧ 変な奴ハケーン |д゜) ジー ⊂ ) | / |∪
インターネットって、情報伝達までの時間って保証してないから、 実はあの書き込みは2ちゃんのサーバーに到達するまで 一週間以上ネットの中をさまよっていたとか?
>>547 CPUに使えるFabを一つしか持ってないから製造プロセスの以降ができないんだよな。
558 :
Socket774 :03/01/08 21:13 ID:kQo3nEZc
結局ハマーの価格はどれくらいのヨカーン?
Athlon600MHzデビュー時くらいだったら漏れはダイブしまつ マザー+メモリ+CPUで12万くらいか。黒濱。
IP記録実験
http://qb.2ch.net/test/read.cgi/accuse/1042013605/ 1 名前:ひろゆき ◆3SHRUNYAXA @どうやら管理人 ★ 投稿日:03/01/08 17:13 ID:???
そんなわけで、qbサーバでIPの記録実験をはじめましたー。
27 名前:心得をよく読みましょう 投稿日:03/01/08 17:20 ID:yL/kYdMc
SETTING.TXT管轄でないということは全鯖導入を視野に、か?
38 名前:ひろゆき ◆3SHRUNYAXA 投稿日:03/01/08 17:22 ID:rLfxQ17l
>>27 鋭いです。
73 名前:ひろゆき ◆3SHRUNYAXA 投稿日:03/01/08 17:27 ID:rLfxQ17l
>ところで、IPが抜かれて何か今までと変わることってあるのでしょうか?
・今までより、サーバが重くなる。
・裁判所や警察からの照会があった場合にはIPを提出することがある。
Hammerが出たときにはBeatlesの"When I'm sixteen four"を使ってCF作らないかな。
562 :
Socket774 :03/01/08 22:21 ID:fQln5cXp
↑ これ何でつか?
Opteronにダイブしたい 50万ぐらいまでなら
正確には『The Beatles - When I'm Sixty-Four』だな。
565 :
Socket774 :03/01/08 23:16 ID:C7/FfeEW
やっぱり価格設定はハマー投入時は現行Athlonのように考えてたら逝きますか?
>565 P4との対抗上intelより高いという事は無いだろう。 (モデルナンバーでも残念ながら圧倒できなそうだし。) 64だったら最上位モデルで10万見とけばいいんじゃない? 1Ghzのときもその位だったでしょ。
567 :
561 :03/01/08 23:36 ID:zPm53/t9
>563 我ながら情けない。16bitかよw
IP記録実験
http://qb.2ch.net/test/read.cgi/accuse/1042013605/ 1 名前:ひろゆき ◆3SHRUNYAXA @どうやら管理人 ★ 投稿日:03/01/08 17:13 ID:???
そんなわけで、qbサーバでIPの記録実験をはじめましたー。
27 名前:心得をよく読みましょう 投稿日:03/01/08 17:20 ID:yL/kYdMc
SETTING.TXT管轄でないということは全鯖導入を視野に、か?
38 名前:ひろゆき ◆3SHRUNYAXA 投稿日:03/01/08 17:22 ID:rLfxQ17l
>>27 鋭いです。
73 名前:ひろゆき ◆3SHRUNYAXA 投稿日:03/01/08 17:27 ID:rLfxQ17l
>ところで、IPが抜かれて何か今までと変わることってあるのでしょうか?
・今までより、サーバが重くなる。
・裁判所や警察からの照会があった場合にはIPを提出することがある。
IP記録実験
http://qb.2ch.net/test/read.cgi/accuse/1042013605/ 1 名前:ひろゆき ◆3SHRUNYAXA @どうやら管理人 ★ 投稿日:03/01/08 17:13 ID:???
そんなわけで、qbサーバでIPの記録実験をはじめましたー。
27 名前:心得をよく読みましょう 投稿日:03/01/08 17:20 ID:yL/kYdMc
SETTING.TXT管轄でないということは全鯖導入を視野に、か?
38 名前:ひろゆき ◆3SHRUNYAXA 投稿日:03/01/08 17:22 ID:rLfxQ17l
>>27 鋭いです。
73 名前:ひろゆき ◆3SHRUNYAXA 投稿日:03/01/08 17:27 ID:rLfxQ17l
>ところで、IPが抜かれて何か今までと変わることってあるのでしょうか?
・今までより、サーバが重くなる。
・裁判所や警察からの照会があった場合にはIPを提出することがある。
570 :
Socket774 :03/01/09 01:13 ID:6yv9D/T6
ひ ろ ゆ き 必 死 に な っ て る な w マ ス ゴ ミ の 報 道 に な ん て 反 応 し な い で 無 視 し と け
IP売ったりしないですか?
>571 必死だな。
結局Athlon 64はいつ出てくるんだ〜? 未だに製品版のベンチも出てこない・・・
IP記録実験
http://qb.2ch.net/test/read.cgi/accuse/1042013605/ 1 名前:ひろゆき ◆3SHRUNYAXA @どうやら管理人 ★ 投稿日:03/01/08 17:13 ID:???
そんなわけで、qbサーバでIPの記録実験をはじめましたー。
27 名前:心得をよく読みましょう 投稿日:03/01/08 17:20 ID:yL/kYdMc
SETTING.TXT管轄でないということは全鯖導入を視野に、か?
38 名前:ひろゆき ◆3SHRUNYAXA 投稿日:03/01/08 17:22 ID:rLfxQ17l
>>27 鋭いです。
73 名前:ひろゆき ◆3SHRUNYAXA 投稿日:03/01/08 17:27 ID:rLfxQ17l
>ところで、IPが抜かれて何か今までと変わることってあるのでしょうか?
・今までより、サーバが重くなる。
・裁判所や警察からの照会があった場合にはIPを提出することがある。
fewfwfeefwefw
>>241 うん、だからそういうヘタレによる馬鹿なレスがいっぱいある中に
本物の内ゲバが混じっているという感じのジャンクっぽさが楽しい
いう話なら同意できるんですが、真剣になにかを訴えたいひとが
IP記録のせいで書けなくなるってのはちょっと違うんじゃないかなと。
579 :
Socket774 :03/01/09 04:25 ID:WBnSHHjX
Athlon64市場投入時の中帯クロックでも十分にPen4と勝負できそうだな! 値段が気になる 初の低価格64bitCPUってことでチップセットやマザー関係もとりあえずユーザーの信頼性確保するためにも安定性抜群に仕上げて来てくれると確信してるんだが、ここのスレの評価はどうでっか?
581 :
Socket774 :03/01/09 12:23 ID:JG4CStol
>>580 いままで、協力してなかったのか!!
ホントにインテルに立ち向かう気があるのかよ。
582 :
Socket774 :03/01/09 12:26 ID:6yv9D/T6
|:::::::::::::::|| || |:::::::::::::::||│ / || |:::::::::::::::|| ̄\ || |:::::::::::::::||゚ ∀゚) || |:::::::::::::::||_/ || <再開してもいいですか? |:::::::::::::::||│ \ || |:::::::::::::::||∧ ∧∩ ..|| |:::::::::::::::|| ゚∀゚)/ .|| |:::::::::::::::||∧ ∧∩ ..|| |:::::::::::::::|| ゚∀゚)/ . || |:::::::::::::::|| 〈......|| |:::::::::::::::||,,/\〉......|| \:::::::::::|| ̄ ̄ ̄ ̄ \ ::::|| \||
再開しても良いですがさいたまさいたまはしちゃ駄目です。
584 :
Socket774 :03/01/09 17:38 ID:4TT89Y2D
あげ
楽しみだね。 マジで。
======2==C==H======================================================
2ちゃんねるのお勧めな話題と
ネットでの面白い出来事を配送したいと思ってます。。。
===============================読者数: 138720人 発行日:2003/1/9
年末年始ボケがそろそろ収まり始めた今日このごろのひろゆきです。
そんなわけで、年末に予告したIP記録ですが実験を開始しています。
「2ちゃんねる20030107」
こんな感じで各掲示板の最下部に日付が入ってるんですが、
20030107以降になってるところはログ記録実験中ですー。
んじゃ!
────────────────────────Age2ch─
■この書き込みは、Age2chを使って配信されています。
────────────────────────────
Keep your thread alive !
http://pc3.2ch.net/test/read.cgi/software/1041952901/l50 ────────────────────────────
>>581 SOIでは協力してたりしたけど、プロセス技術の開発はMotorolaと
共同でしていた。
AMDマンセー!!age
589 :
Socket774 :03/01/09 21:31 ID:K5y7A07m
IBMと手を組んだってことは、一昔前のWestenDigitalが協力した時のHDDがカナーリ良かったようにAMDに期待していいですか?
今のWesternDigitalってかなり影が薄いよな。 IDEでは最速だったと思うけど。
591 :
Socket774 :03/01/09 21:39 ID:WBnSHHjX
ってか、PowerPCの技術力ってスゲーよね? その力を借りるわけだからAMDがカナーリ発展するヨカーン
>>591 技術力ってどの部分のことを言ってるのか判らないけど、アーキテクチャ
的な部分は関係ないよ。協力するのは製造プロセスの部分だから。
とりあえず、先端プロセス導入がIntelの半年遅れなのが、Intelと同時期
に導入できるようになるかも。
593 :
Socket774 :03/01/09 21:51 ID:4TT89Y2D
>>592 パイプラインの数とクロックのことです。
PPCってたしか、パイプラインが7段で1.2GのCPU出してたのに対し、Pentiumは25段だったっけ?で今3G
っていうことを言いたかった。
594 :
Socket774 :03/01/09 21:52 ID:8Av/O+gV
あっ 製造プロセスでの協力ですか・・・ スマソ 逝ってきます
595 :
Socket774 :03/01/09 21:55 ID:C433a2le
>>593 まず"Pentium"とか一括りにしている時点でアウト
596 :
Socket774 :03/01/09 22:03 ID:EXQJQry3
IBMって何で儲けてんの? スパコン? HDDやプロセッサでも最新技術とりいれてるし AMDがCPUオンリーでも最新技術入れるのに半年遅れなんでしょ? IBMってマンモス企業としか見えてこない
うに鯖 権利関係 ノート それ以外は採算が合わないからガンガン撤退してるしょ
うに鯖 権利関係 ノート それ以外は採算が合わないからガンガン撤退してるしょ
600 :
596 :03/01/09 22:13 ID:K5y7A07m
>>597 管ですかぁ
確かに世界一の速度のスパコン開発のための資金注入してもらってるなぁ
( ゜д ゜)ウマー
HDDも日立に売った罠。 PowerPCハァハァ。しかし技術協力受けないと何も出来ないのかAMD。銅配線技術ももらったんだろうな。
602 :
Socket774 :03/01/09 22:17 ID:EXQJQry3
プロセスの共同開発だけで、AMDはアツーってなるんですか?
>>601 しょうがないだろ売り上げインテルの10分の一なんだから。むしろこれだけ
互角に性能出してるのが奇跡だよ。
AMDはインテルの十分の一 −−−−−−−−−−−−↓ ↓ ↓ 当然広告なんて出せない 頑張って濱一族市場投入 ↓ ↓ インテルの広告が町に溢れる 濱、識者に注目される ↓ ↓ 素人洗脳完了 一般市民にもAMDが支持され始める ↓ ↓ インテル素人相手にぼろ儲け AMD勢力拡大andインテル勢力後退 ↓ ↓ AMD製品が駆逐される インテル焦って0.09μmプロセス出す ↓ ↓ AMD勢力後退or撤退 CPU一段階段上る ↓ ↓ インテル市場独占 健全CPU市場競争 ↓ ↓ CPU腐る CPU新鮮 ↓ ↓ マズー ウマー
K6がなかったら未だにPentium3 500MHzぐらいがハイエンドだろうな。それも10万円で。 Peintium 200MHzが出てから数年間、Peintium 200MHzが最高クロックのまま止まってたよね。
うちの会社のノートパソコンもほとんどシンクパッドだな
会社の支給以外のレンタルもついIBMにしてしまう
こういう所でIBMはしっかりと稼いでいそう
>>603 禿げ堂!
安くて速いって凄い事だよ
開発の人数だってインテルに比べたら遥に少ないんだろうね
AMDってそう考えるとかなりすごいね
つーかなんでインテルのCPUって高いんだ?
ブランド料なんだろうね
コピペ爆撃はpc3全板の全スレなんだろうか。 スレが読み辛い…。
608 :
Socket774 :03/01/09 23:05 ID:TXg4ig2e
IBMのHDD分野日立に売った? マジで?? 初耳ですた 漏れの周りは時代が止まってるのかと小一時間
609 :
Socket774 :03/01/09 23:34 ID:c2O4+Cmv
IBMの社名を前面に押し出せば、 ブランド力でもインテルに負けないぞ。
>>609 OEMでアスロンをIBMブランドで売るのか。おもしろそう。
>>601 Intelには敵わないし、同配線もMotorolaにもらった感があるのは否めないけど、
決して技術力が無いわけではない。
世界最小のゲート幅のMOSとか、TriGateのトランジタとか時々発表してたりする。
SOIも半分自力でやったんだし。だからあんだけ遅れてるんだけど(w
612 :
Socket774 :03/01/10 00:46 ID:DT5hf+gA
今の時代何でも自力でやるなんて無駄だからね
つか人材と技術力のAMD、リソースと資本のIntelなんだが。
ちなみに製造プロセスの微細化についてはすでにDupont、Infineonと共同でやっている。 0.09以降はIntelへの遅れをだいぶ少なくする予定。
>>567 そういう状況なってみないと分からんよ。
昔IBM K6とかあったような記憶がw
>>608 新年早速日立からTravelstarの新製品が出たよ、IBMのページはすっかりからっぽ。
売却のニュースは去年のかなり早い時期だったと思うが。
618 :
Socket774 :03/01/10 01:25 ID:3J60uWBK
IBMですか ブルーライトニング(386DXのIBM製造版)の20MHz欲しかった〜
90nmプロセス化したHammerでCMPはやらんのだろーか
620 :
Socket774 :03/01/10 03:04 ID:A5zSrkdM
高演算処理をおこなうプロセッサに2つ以上のダイがあって、bit数を稼いでる ってのは前からよくやっていた手法らしいってのは聞いたのですが、 1ダイにした方が有利なんですか? コスト削減 発熱低減(=電力消費) ↑ くらいですかね?
622 :
Socket774 :03/01/10 03:52 ID:h7FGFpJ+
PowerPCも64bitになることだし、AMDとアーキテクチャ面でも共同開発にならないかなぁ〜 そうなればカナーリハァハァなんだが ベクトルエンジンも搭載でウマー
623 :
Socket774 :03/01/10 05:15 ID:cGOrmFC+
>PowerPCも64bitになることだし、 をいをい…
624 :
Socket774 :03/01/10 05:20 ID:MoGUbXSE
えっ? ちがうの? まぁ命令形式自体別物だが
625 :
Socket774 :03/01/10 05:22 ID:cGOrmFC+
いや、最初から64ビトなんですけど>PPC
>>625 おいおい
G4でも整数演算ユニットは32bitだろ
POWERとPowerPCは全然関係ないような・・・
>>28 違います。判決は訴状送達の翌日(初日不算入の原則)からとしてます。
>>620 ダイを複数にしてbit数を稼ぐというのは意味が分からない。
単純に32bit演算器が複数あっても64bit並とかには通常ならない。
やってできなくもないがやる価値はあまりない。
どうしてもやるなら1チップだろうし。
というわけで説明希望。
>>29 君の書き込みだと「内容証明で削除依頼を出せば、
全部削除されるよん」と言ってることになって、事実と違うべ。
名誉毀損を知りえたら削除、というのと、
内容証明で削除依頼が来た時点で削除、というのは全然違うことはわかりますか?
どこでしゃべってんのひろゆき?
なぜにひろゆきが被告人か、ようわからん。 書き込んだやつが金払うべきだろう。 裁判官はネットを勉強・・・するわけねえか。
guest guest
IPは確かにプロパイダの協力が無ければ何にも使えないけど、プロパイダの協力さえあれば 住所も特定できる、、、 プロパイダってそんなに信頼できる物なのか?
InternalServerErrorです。。。
636 :
Socket774 :03/01/10 14:44 ID:A5zSrkdM
このスレどーなってんだ?
電波@DQNゆえの書き込みなんですけど、未だに「直ぐに判る事実」を、さも 発見〜〜!見たいな感じで書き込む「粘着さん」がいるんですよっと。 今更「腐れさんとの事」を書き込んで、楽しんでいる人がおるわけです。 何処にでも引っ付いてきては、色んなスレに”腐れの粘着女”とか書き込んでくれるんですけど、 そんな「判りやすい事実」を書かれてもねぇ・・・という意味です。
638 :
Socket774 :03/01/10 16:00 ID:qFP5dQ5/
この手の契約をIBMとすると、数百万ドルから数億ドルの 金取られるべし!IBMの全収益の20パ−セントは特許料。 特許保有数世界一位>IBM
73 :ひろゆき ◆3SHRUNYAXA :03/01/08 17:27 ID:rLfxQ17l >ところで、IPが抜かれて何か今までと変わることってあるのでしょうか? ・今までより、サーバが重くなる。 ・裁判所や警察からの照会があった場合にはIPを提出することがある。 こんなところでしょうか。 89 :ひろゆき ◆3SHRUNYAXA :03/01/08 17:29 ID:rLfxQ17l >一般人からも見れるところ? 〉記録所 既存のdatとは別に保存してるので、サーバがクラックされない限りはみれません。 ただ、既存のdatと別なので、書きこみあたりの保存容量がほぼ2倍。
おぺろんおぺろん
>606 Intelのが高いのはブランド料もあるが安心料もあり、高くても素人や信者に売れる。
>>641 安心感って何ですか?
Pentium以降の淫照の石に
「安心感」
は皆無ですが?
643 :
641 :03/01/10 20:21 ID:6RKmVSC+
だから、Intelのチップに乗らないパーツは糞とか諦めろとか。 Intelを基準にされるというかなんつーか… 分かってください。
644 :
Socket774 :03/01/10 21:07 ID:MoGUbXSE
Athlon板で、0.13プロセスでL2キャッシュが1Mだと、ダイサイズが大きいから変態な値段になりそうってレスあったのですが、やはり変態なのですか?
>>644 Xeon並の値段になっても普通だと思うなら変態じゃないでしょう
>>642 みたいなアホはほっとけ
スクリプト荒らしと同じようなもの
647 :
Socket774 :03/01/10 21:29 ID:Mt8H+UVq
どうやらPowerPC G5にOpteron2Gが抜かれたようです
648 :
Socket774 :03/01/10 21:33 ID:MjjRwRij
>>646 よ
>>642 の言ってる事は間違ってないぞ
イソテルマンセーしたいなら他のスレ逝ってやれ!
649 :
Socket774 :03/01/10 21:37 ID:yGinm7YY
昔、「安心感がある」とか言って 安いエプソンPCを買わずにバカ高いNECのPC9801FAを買ってるアホがいたなー
650 :
Socket774 :03/01/10 21:38 ID:Mt8H+UVq
出はじめのハマー買うのと、吉原で2回ハァハァするのだと、どちらを選ぶべきでつか?
>>648 あくまで一般人の感覚の事を書いているんだけど・・・
AMDが好きじゃなかったらこのスレこないよ
>>606 >>641 の話の流れだとそういう意味でしょ
652 :
Socket774 :03/01/10 21:41 ID:UcpdbViN
マターリ
654 :
648 :03/01/10 22:25 ID:MjjRwRij
急に丁寧語になったりしてw
踏み台にされて書き込まれたらどうなるの? 踏み台にされた奴が訴えられる?
当たり前の事だけど、「違法行為」めいたこともこれまで放置されてきました けど、これからは場合によっては逮捕されるようになるかもしれませんね。 でも、実社会じゃ当たり前の事なので、常識的な範囲で書き込んでいれば 特に問題ないと思います。
まあ、あちこちでコピペカキコしまくってる自演厨には関係ないと言うことだな。
ううん、既存のTripodとかじゃなくて新たにそういうシステムを 作っちゃうの。 どう作るかはわかりませんw しかし嵐とか不愉快な対策には「こいつがむかつく」と ひとり1票で投票してきめます。 そしてその人はもうカキコ禁止。 どうやってカキコ禁止にするとかそういうのはわかりませんw
コピペしまくってる奴、IP取ってるから掲示板荒らしで捕まるぞ
pc鯖はまだだべ
asdf
IPを記録するって事は、実社会のルールに少し近づくだけな ので、発言に責任を持つという当たり前の事さえ守ればどうって ことはありません(その当たり前の事が今まで行われていなかった)。 まあ、トラブル起こすと社会責任も取らなきゃならないかも しれないので、社会責任を終えない未成年者はどうするかは分からない けれど。よく知りませんが、中学生とかが大人を批判する権利自体 無い可能性もありますが。
======2==C==H======================================================
2ちゃんねるのお勧めな話題と
ネットでの面白い出来事を配送したいと思ってます。。。
===============================読者数: 139038人 発行日:2003/1/10
なにやら、連日メルマガだしてるひろゆきです。
そんなわけで、ログ記録実験ですが、いちいちサーバ指定するのが面倒なので、
全部のサーバに入れてみました。
重くなって落ちたりしてもご愛嬌ってことで。。。
んじゃ!
────────────────────────Age2ch─
■この書き込みは、Age2chを使って配信されています。
────────────────────────────
Keep your thread alive !
http://pc3.2ch.net/test/read.cgi/software/1041952901/l50 ────────────────────────────
665 :
Socket774 :03/01/11 10:54 ID:utem1pE5
乙!
ソー○ック関連スレ激減の悪寒!
ここも変な書き込み多いね。 なんで、こんなになってるの?
>>668 どこかの厨がスクリプト荒らししてるから。
あーーーーーーくだらねえ
その通り!
隊長!誤爆しましたっ! すまん!
X-bit labによると、Opteronはモデルナンバー使わないそうだ。 えらいぞアムド。売れるのかはわかりません。
>>674 本当なら英断だな。鯖用途でPen4相手のモデルナンバー使ってたら物笑いの種になる所だった。
当面のライバルがItanium2とXeonMPならモデルナンバー必要ない。
まあ、Itaniumが1GHz言ってないのに売れてるのは(売れてないけど)、 それなりの知識を持った人間が買ってるからだもんな。
678 :
八卦 :03/01/11 19:52 ID:+d93zdMm
3月 Cebitで販売開始をアナウンス(各サイトでbench公表) 3月末 Opteron 出荷開始 NewIsys板のラック製品Only 4月 Athlon 64 出荷開始アナウンス USのゲーマー専ディストリ Only 日本国内でマザボ販売開始も、石がないので盛り上がらず。 連休 秋葉の某店でAthlon 64 Bulk 限定5個 初販売 6月初め Athlon 64 普通に入手可能になるが、マザボは3社のみ 6月下旬 Opteron U-SideでNewIsysラックとセット販売 9月下旬 Athlon 64 サウスをSATA対応のマザボ出荷開始 マザボ種類増加 10月 GigabyteからOpteron Dual ボード出荷開始 Opteron リテール開始
メモリはDDRUになるんだっけ?。
Deutche Democratic Repbulic IIって何?
スマソ、リンクは675で既出だった。
683 :
678 :03/01/11 20:55 ID:+d93zdMm
>681 「NewIsys板」と書いたのは、 NewIsys設計のPowerPC付きラックサーバ向けマザーボード という意味で、Angstrom その他が出すものです。 製造は、たぶん、どこかの台湾メーカあたりでしょう。 ZDNetの3社の中では、常識的にはIBMが本命、 Dellは出すでしょうが、早くて年末発表、 HPは、どう判断するか予測しがたい。 これまでの付き合いからは本命でもおかしくないけど、 Alpha, Itaniumの兼ね合いがあるから。
684 :
674 :03/01/11 21:22 ID:SaOoKbCX
ええ。2ちゃんにとって多大な被害が予測されます。(((( ;゚Д゚)))ガクガクブルブル すみやかに教えて下さい。おながいします。
近藤朋(享年15) 今日午前4時前、幸田駅の線路脇の道路でキャッチボールしていた中学3年生4人組がいた。 ところが、ボールが線路に入った。 幸田駅の線路に、ボールを取りに入った、中学3年生の女子1名が、貨物列車に ばばばばばピィー― きゃ〜! ブァプアあああああああー―――――――ン!!!!!!
ご愛嬌・・・ 被害の大きさに差がありそうだけども。 誹謗中傷一番垂れ流しってどこかねぇ?
Athlon64も1.4Ghzぐらいからスタートなんだろうか
>>689 推測でしかないが。
Athlon64/256KBはOpteronよりダイサイズが小さいのと、
消費者用であり信頼性の確保を甘くでき、若干の高速化が期待できる。
この辺りから、1.4/1.6GHzの両方を同時に発表するのが妥当な線ではないかと。
秋葉にでるのはいつになるか分からんが。
しかもレズですか・・・
2ちゃんねる早く消滅しろ
>>693 MacOSXも動作対象になってるな。ちょっと遊んでみるか。
695 :
Socket774 :03/01/12 14:57 ID:Niv8+Ylj
>>694 マジどぇすか?
それってかなりウマー
まぁG5程も早くないにしろ、Winが高速で動いて、MacOSXもある程度の速さで動くのはアツーですな
>>695 実用を考えるなら、VirtualPC6を購入した方が総合的に見てお特かと。
まだ使ってないので分からないが、今の段階ではBochsはIA32の
研究/開発用じゃないかと推測してるが。多分性能ではVPCの足下にも及ばない。
1 Hammerの特徴は? (1) x87, 3D Now!, MMX, SSE, SSE2 とIA32のすべての拡張命令をサポート (2) メモリーコントローラ内蔵による低レイテンシ (3) Hypertransportによる広帯域 (4) x-bar 内蔵により、マルチプロセッシング用チップセットが不要 (5) 以上のほか、IA32のみならず、AMD独自の64bit拡張命令x86-64をサポート
2 x86-64の特徴は? (1) 64bit OS上で、32bitアプリを高速実行可能 (2) 汎用レジスタ、SSE2レジスタが2倍
3 OpteronとAthlon 64の違いは? もともとは、 Opteron = マルチプロセッシング可能なHammer = Sledgehammer + Clawの一部 Athlon 64 = シングル専用のHammer = Clawのシングル仕様 でしたが、 Athlon DP が(取りあえず)消えたので、現在は、 Opteron = Sledgehammer = 16bit Hypertransportが3本あり、メモリーがデュアルチャンネルなHammer Athlon 64 = Clawhammer = 16bit Hypertransportが1本のみで、メモリーがシングルチャンネルなHammer となっているようです。 その他、L2キャッシュにバリエーションがありますが、 実際に登場する製品がどうなるか明らかにされていません。
4 OpteronはCC-NUMAなの? すべてのメモリにLoad Store命令でアクセスでき、キャッシュ一貫性がありますが、 メモリの位置によりアクセスタイムが異なりますので、CC-NUMAと言えます。 しかし、これまで製品化されたNUMAとは異なり、ディレクトリーベースではなく、 Hypertransportの広帯域により可能となったブロードキャスト方式ですので、 ソフトウェアによる対応は必要ありません。
>>ID:uS+WADt2 エライ。そろそろ必要な時期ですな。
ただ、たしかSSE2は浮動少数点のみのサポートではなかったかな?
>>702 128bit整数演算命令を含めてSSE2フルサポートです
>698 教えて君でスマンが、 汎用レジスタじゃなく、 レジスタリネーミング後の内部レジスタ の数は増えるのだろうか? 検索しても良く分からんかった。
間違ってなかったらテンプレに追加きぼん Hammerのパイプラインは整数演算12ステージ、浮動小数点演算17ステージ またSOI技術も使われている為従来のAthlonより高クロックが容易になっている 一方、Histoy Counterの容量が二倍になるなど分岐予測も強化されている
706 :
698 :03/01/12 17:21 ID:uS+WADt2
>>704 レジスタりネーミング後の内部レジスタ数って、
Hammerに限らず公表されたことってあります?
>>705 THX SOI、パイプライン強化、分岐予測強化も、重要な特徴ですね。
HammerとPen4のSSE2はどっちが上なんだろう・・・
709 :
698 :03/01/12 17:36 ID:uS+WADt2
>>704 ひょっとして、
「レジスタリネーミングするから、内部レジスタが増えなきゃ意味なし」
というツッコミの意図でした?
実際の効果のほどは、私には、わかりません。
710 :
698 :03/01/12 17:39 ID:uS+WADt2
行き違いになってしまいましたが、
>>708 の紹介THXです。
711 :
Socket774 :03/01/12 17:42 ID:G5M8Nzrx
あのぉ〜 二代目のPCを買い換えよう ↓ じゃあ、ある程度パワフルなのを ↓ 二代目だから玄人チックに自作(^o^) ってくらいの初心者なんですが、このスレを読んでる限りHammerはすごくアツーって思いました。 せめて2Gが早いうちに出てくれれば・・・ (^○^)ウマー
>711 組む時期がいつかによるよね。 個人的な印象では今後半年以内ぐらいでは、 個人が気軽に組もうっていうぐらいの値段には、 下がらないと思うし、 どんなに安くてもCPU+M/B+MEMORYで10万円は 割らないような気が… (ソースがあるわけではないですが…) あと、SOIは比較的、静電気に弱いプロセスだから 組むときには注意した方がいいと思う。 (実用上そんなに問題はないだろうが…)
713 :
702 :03/01/12 18:23 ID:clnShXWO
>>703 それはよかった。じっとPenV1GHzで我慢してきた甲斐があったよ。
漏れの使い方だと次はどうしてもSSE2欲しいなと思ってますた。
初心者向けという意味では、まずヒートスプレッダが乗るのでコア欠けが無くなって
マザーがCPUに待たされすぎで最初からかなり安定と予想されるので、値段はともかく良いんではないでしょうか?
メモリも3〜4月にDDR333なら今のnForce2のようにシビアにはなるまい。
せっかく64ビットアドレッシングなんだから、ということで、 メモリを8GBとか16GB積むとなると、メモリ代がすごいことになりそう。 512MBのDIMMを1枚6千円で買ったとしても、8GB分16枚で10万はかかるよ。
>>713 クーラーもネジ止めになるからさらに初心者に優しくなってる。
P3-Sでエレガントに過ごして来たのだが 黒浜はエレガントかな?
718 :
Socket774 :03/01/12 20:30 ID:G5M8Nzrx
あとはもう完全に広告戦略の問題になっちゃうんじゃ? 「なぜAMDが売れないのか?」スレでIntelがPC販売メーカーの広告費用の半額を負担してることを初めてしりますた ガンバレAMD! フェラーリのウイングにちょこんと載せるだけじゃ足りないYO!
それマジレスのつもり? ボランティアだから無責任でイイ? 笑わすな、じゃあ世間のボランティアは無責任でいいのか そんなの社会で認められてないね もちっと勉強して出なおして来いや
720 :
Socket774 :03/01/12 20:42 ID:4jybV+Wk
「Xeonは今週末」
・・・・・某ショップ店員談
2月下旬に、Intelは大規模な価格改定を予定しているようだ。
この価格改定は、何らかの大きな発表と同時に行われることになるという。
>何らかの大きな発表と同時に行われることになるという。
>何らかの大きな発表と同時に行われることになるという。
.何らかの大きな発表
>何らかの大きな発表
>大きな発表
>大きな発表
Opteron来たんじゃない?
http://www.gdm.or.jp/voices.html
721 :
Socket774 :03/01/12 20:48 ID:HkKqDkyf
最近ってかここ2.3日
>>719 みたいな訳のわからん
誰と話てるんだか荒らしなんだかわからん書き込みって何でつか?
>>721 スクリプトによるコピペ荒らしだって聞いたが・・・
723 :
Socket774 :03/01/12 20:57 ID:RwlSAPHa
>>720 文面からだとintel側の発表だと思うんだけど。
でも何もなさそうだしな〜
とりあえず、Linuxで良いからx86-64サポートしてくれるかな。
>>723 下位Pen4にもHT有効バージョンが登場!!!
HT無効Pen4は在庫処分価格に。
と、妄想してみる。
Hype Threatening
>>706 分岐予測強化はHammerの重要なポイントなので
「大幅に」という言葉追加希望
・History Counterは16KBとAthlonに比べて4倍
・BTAC(Branch Target Address Calculator)により分岐先を計算して予測
・L2キャッシュにも分岐予測のための情報を追加
ちなみにSOIは絶縁性能を高めることができるため0.13μ以下のプロセスで
急激に増えるとされるリーク電流を減らすことができる
これにより大幅にトランジスタが増えたHammerにおいて消費電力を
従来のAthlon並に抑えることが可能であると言われている
729 :
貧乏博士(白紙) :03/01/12 22:13 ID:3eUUgpVi
>>718 ああ、それ書いたの漏れだ。某週間パソコン雑誌に載ってたんだよ
たしか、CM広告でIntelinsideのマーク流すと費用の半分を持つと書いてあった。
AMDがCM流さないのは費用対効果が悪いからと書いてあった、イベント開いて
地道に宣伝してた方が効果あるんだと、Intelとは資本力がちがうからね。
>>697 XBERは単なるMCT(メモリコントローラ)とHyperTransportをスイッチするための
ものなので、「ノースブリッジ機能をCPUに統合」とした方が良いのでは?
なお、HammerはAPICやSystem Request Queueに2つ目のCPUのためのポートがあり
既にCMPに対応済みとなっているのも注目すべき点かと
>>730 XBERではなくXBAR(cross bar)でした
732 :
貧乏博士(白紙) :03/01/12 22:37 ID:3eUUgpVi
>>718 それ書いたの漏れだ、たしか週アスかPCFan載ってたはずだけど
CM広告でIntelinsideだっけ?を流すと費用の半分を負担するそうです。
AMDがCMを打たないのは費用対効果が悪いからだそうで地道にイベントを
開いてた方が効率がいいんだと。Intelとは資本力がちがうからね、仕方
ないんだけど。
>>742 ちょっと前のPCのCMって
必ずインテルインサイドのあのメロディーが流れていたよね
734 :
貧乏博士(白紙) :03/01/12 23:13 ID:3eUUgpVi
>>718 それ書いたの漏れだ。たしか週アスかPCFanに載ってたような気がしたけど。
CM広告でIntelinsideだっけ?を入れると費用の半分をIntelが持つんだそうで
AMDがCMを流さないのは費用対効果が悪いから、地道にイベントを開いてた方が
効率がいいって書いてた。Intelとは資本力がちがうからね、しかたないと思う
よ。
735 :
貧乏博士 :03/01/12 23:15 ID:3eUUgpVi
失敗。スマソ
HammerではPowerNow!を使うときにはやっぱりHyperTransportを切ったりするの? 個人的には、普通のデスクトップHammerでもCool'n'QuitテクノロジをEnableに して欲しいのだが。 少なくともSFF版Hammerと、Cool'n'Quit正式対応のマザーが出回ってくれたら うれしい。TDPはPen4より下なんだから、CPU使用率が低い時の消費電力&発熱も減らして もらわないとね。
AMDが印照に真正面からぶつかっても、広告/宣伝/販売力ではかなわない。 Opteronは科学技術計算(HPC)用で、Xeonは何となく鯖用にと、市場を棲み分けた 方が、未来があるかもね。 HPC用なら性能重視なので、つまらないクロック比較とか意味ないからね。
738 :
697 :03/01/13 00:30 ID:zX/q0e38
>>730 正直、Glueless Multi Processorについては、
十分理解できていないので。
Coherent HTとnon-coherent HTとは、どこが違うのか
全然わからないし。
ただ、「ノースブリッジ機能」という言葉も、
あいまいな気がするんだよね。
メモリコントローラ内蔵しなかったら、
「メモリコントローラ + X-bar + HT + (AGP)」が
ノースブリッジになるのでは?
今日の必ずトクする一言、いつの間にか移転してたんだね
↓
ttp://www3.coara.or.jp/~tomoyaz/higawari.html#top Pen4見捨ててHammer待とうと思ったのは、
ここのタスクスイッチにPen4が弱いというのがきっかけ。
実際その後この板でPen42.53〜2.80あたりにしたけど遅いとか
マウス動かしても引っかかるとか言うレスを見かけて、正解だったなと思う。
後はHammerの現物が(・∀・)イイ!ものであることを祈るのみ。
一応豚が保険。
K8バスもHALT効かないのかな・・・
HALTは利くでしょ。x86だし。
やっぱFSB400のBarton買ってHammerが煮えた頃に買うのがいいんじゃない? K7のチッセットは性能いいのが出揃ってるけど、Hammerの方は初めチップセットが熟成されてないだろうし。 後半にDDR IIで行くかもしれないし。
性能の大半を決めるメモリインターフェースは内蔵なんだから それほど神経質になる必要もないかとも思うけど。
AGPやPCI、IDEにUSBもいまだにメーカー間で性能差がある。GbE内蔵も出てくるだろうし。
745 :
Socket774 :03/01/13 20:00 ID:1msEDx6q
GbEの本領が発揮される用途って、科学分析計算などの複数台のPCをリンクさせて並列駆動させるためくらいですよね? 一般家庭ではまだオーバースペックみたいな・・・
正直100Mじゃおせーよ 動画はでかいんだよ。
現状じゃLANでそれ以上あっても、HDDがそれだけの速度をほとんど出さないから一緒でわ。
SCSIとかPCIのVGA使ってると別付けGbEよりオンボード(チップセット内蔵)の方が速くなることがある…だろう。 使ってないからわからんが。
750 :
Socket774 :03/01/13 21:14 ID:VIDym6Ap
最近のHDDは500M以上でてるじゃん。バカか?
>>748 100じゃ余裕で足りないよ。100Mbps=たかだか16MB/s
今平均的なIDEでも25MB/s以上は出る。
うちもGbEの導入を考えてます。(80GBのAVIを別マシンでエンコードしたり
するので)
USB2とかIEEE1394の外付けケース使っても良いんだけど。
500Mbps?
755 :
Socket774 :03/01/13 22:16 ID:0MFhReBV
bitとbyteの関係の式ってどんなの?
1bit=1.024byte
753みれば分かるでしょ
8bit=1売女
760 :
Socket774 :03/01/13 22:26 ID:7iy9F7ux
761 :
Socket774 :03/01/13 22:32 ID:vnIQ9ixc
初歩的な質問なんですが、Athlon64は64bitCPUってことは、 AthlonXPやPen4がWinの1つ命令を処理してる間に、 2つ(32+32=64bit)並列で処理できるって考えたらいいんですか?
64bitアプリは64bitで32bitではちょっと早いAthlonXPやMPだと思ってください。
763 :
Socket774 :03/01/13 22:53 ID:0MFhReBV
ハマーでMacOSXが動くってマジですか?
764 :
Socket774 :03/01/13 23:02 ID:wVGM4ATO
そういやあ、マックがCPU変えるって話、どうなったんだろ。
765 :
Socket774 :03/01/13 23:07 ID:ww0mZCJ8
766 :
Socket774 :03/01/13 23:52 ID:JM8A2DtI
よく理解できていないのだが 64bit化の利点 広大なメモリ空間が使用できる 64bit数などの計算の高速化 欠点 メモリアドレスが倍になる分、メモリを多く消費 ってところか?
768 :
Socket774 :03/01/14 00:13 ID:LMFaKJT2
MacOSXでWindowsは動く訳だが。
770 :
753 :03/01/14 00:59 ID:bBDjsLxX
>>759 違うこともあるんだがな。
まあ、LANの含めてほとんどのインターフェースに関してはそれで正しいが。
本来は、一意的なアドレス指定でアクセスできるビットの集合=バイトだったわけで。 昔の汎用コンピュータなら、1バイト=32bitとか64bitとかになっていた。 8bitCPUの決定版、Z80が世界を席巻するまでは。 ちなみに、厳密に8bit一塊を指す言葉として、オクテット(octet)という単位がある。 通信関係では、こちらが使われることが多い。
>>771 >昔の汎用コンピュータなら、1バイト=32bitとか64bitとかになっていた。
えーと、これはワードと読んでいました。
>>772 word=16bit
double word=32bit
だろ。
9bit/byteな機械もあったな…
このCPUって、Socket Aですか? というのも、今までPen 90からK6III450まで ソケットをほぼ変えずに粘ってきたのですが、 そろそろ限界のようです。 ソケットが同じだと、予備部品の確保等で安心ができるので、 できるだけ変えたくないのです。 そこでSocket Aでいけるのかなぁと思いまして。 直感的には、アドレスバスが32本から40本(?)になったら 変えざるを得ないのではと思っています。 こいつが出るまでまとうかなぁ。
明らかにCPUの内部構造が違うんだからSoketAなわけないでしょうに。 いますぐ新しいのが必要ならば新皿使って作ったほうがいいんでない? Athlon64のマザボは最初、DDRUに対応してるとも思えないから。
>>776 どうも。
ビデオカメラ購入 -> 1394がほしい -> マザーごと変えるか
というわけで、ここにきたのですが、まだ早かったみたいですね。
全然急いでいないので、また気が向いたら、検討します。
>>775 今までねばったんなら、K6III+550MHz買うかHammerまでしのげ!
K6III+550MHzなんぞ買う金があれば、 それで真皿1700+とSiSマザーが買えてしまう罠
780 :
Socket774 :03/01/14 22:18 ID:7C7Zje6v
ハマー初出荷 ↓ 見送り ↓ 6月あたりで2G登場! ↓ ちょっと高いが、我慢して購入 ↓ その頃には、DDRU&S-ATA対応マザーも出揃う ↓ メモリスロットも2つ以上だったりなんかして ↓ (/^o^))/ワショーイ こんな計画どうでつか?
>>780 蜂蜜よりも甘い。
見送りまでなら計画通りだな。それ以降はありえん。
782 :
Socket774 :03/01/14 22:23 ID:ukiN7voY
なかなかええね。
783 :
俺の計画ではこうだ。 :03/01/14 22:37 ID:8Ms0Lrtq
>>780 2月ハマー出荷開始!
3月には2Gも登場!超順調!!
↓
3月半ばには突如として投げ売り開始 (俺様ここでGET!)
↓
4月リコール回収。
急ぎすぎたAMDはこの失敗であぼーん。
↓
某月、次期MSでハマーはサポート外とされる。
インテルと釣るんでAMDチェックでWin起動不可。
↓
インテルボロ儲け。俺様しょぼーん。
こんなものだろ。最近の俺様は特についてないから確実だ。
784 :
780 :03/01/14 22:38 ID:f6b41R7S
>>781 今日どこかのスレで見たんですが、Athlon64の初期マザボってメモリスロットが2つって64bitの利点を激しく潰してると思いませんか?
785 :
Socket774 :03/01/14 22:43 ID:4ti6esRA
ここのスレでガビーンっていう言葉をスゲー久しぶりに見た(w オレも押していくことにするよ (´д`;)ガビーン
>>784 Athlon64が64bitなのはOpteronと共通設計にするため。
あとはマーケティング戦略。Pen4のクロックと同じだわ。
てか最初に出るマザーはシリアルATAついてないんでつか? 具体的な製品知らないけどこの時期にそりゃないぜって感じ。
>>787 付くとは思うが、チップセット内蔵でない物もあるだろう。
無かったらコストが下がるから、SCSIな俺にはウマー。
>>787 SATAなんて、まだドライブ少ないんだから、無い方が嬉しいね。
791 :
Socket774 :03/01/15 03:14 ID:qYGl+kUZ
たしかに、無かったらガビーン(´д`;)だな
>>789 変換アダプタを使えば良いのでは?
将来性が無い方が嫌だ…。
794 :
738 :03/01/15 12:59 ID:7GIK+9mZ
>>793 APICのほうが肝かも、などと考えていると、... 深みにはまりますね。
FAQは、思いのほか面倒だし、スレ立てのテンプレとしては多くなりすぎ
になりそうなので、私としては、このへんで検討を打ちきります。
一応作りかけを置いておきます。
(FAQ1) 1 Hammerの特徴は? (1) x87, 3D Now!, MMX, SSE, SSE2 とIA32のすべての拡張命令をサポート (2) メモリーコントローラ内蔵による低レイテンシ (3) Hypertransportによる広帯域 (4) SOI (5) パイプライン・ステージ数の増加 (6) 分岐予測の大幅強化 (7) ヒートスプレッダーにより、コア欠けなし(結線改造不能) (8) ノースブリッジ機能内蔵により、マルチプロセッシング用チップセットが不要 (9) 以上のほか、IA32のみならず、AMD独自の64bit拡張命令x86-64をサポート
(FAQ 2) 2 SSE2は、浮動小数点演算だけ? いいえ。整数演算も含めたフルサポートです。 3 Hammerがサポートするメモリーは? DDR SDRAM のPC1600 - 2700 です。 DDR II は、将来サポート予定です。 DDR 400については、不明です。
(FAQ 3) 4 Hypertransportってなに? 5 SOIってなに? Silicon on Insulator(シリコン・オン・インシュレーター)の略で、 絶縁物(通常はSiO2)上にシリコン単結晶の薄膜を作り、 そこにゲートを刻むという製造技術のことです。 Hammerに採用されたのは、部分空乏型SOI (Partially Depleted SOI : PD SOI)です。 長所は、 (1) より少ない消費電力で高い能力を発揮する。 (2) 隣合う素子同士が電気的に干渉しないため、より密に素子を配置できる。 短所は、 (1) ウェハーコストが高く、製造が難しいため、コスト高になる。 (2) 絶縁基板の熱伝導率が低い影響で熱が逃げにくい。 (ネタ元 PC WEB 【レポート】AMD Hammerも採用するSOIとは - 沖電気に聞くSOIテクノロジ)
(FAQ 4) 6 パイプライン・ステージ数の増加 Hammerのパイプラインは、 整数演算12ステージ(Athlonは 10)、 浮動小数点演算17ステージ(Athlonは 15) と増えています。 7 分岐予測の大幅強化 ・History Counterは16KBとAthlonに比べて4倍 ・BTAC(Branch Target Address Calculator)により分岐先を計算して予測 ・L2キャッシュにも分岐予測のための情報を追加
(FAQ 5 終わり)
8 OpteronはCC-NUMAなの?
>>700 9 x86-64の特徴は?
>>698 10 OpteronとAthlon 64の違いは?
>>699
>>789 こなれていないオンボードデバイスなんてのは邪魔にしかならんからな。
おれも、トラブル原因はない方が嬉しい。
>>796 さすがにCPUへの供給電圧は12Vですよね。
>797にある 【FAQ3 Hypertransportってなに?】の部分の作成を誰かお願いします。 実は俺も良く分かってないので…
804 :
山崎渉 :03/01/15 20:34 ID:MgGcSbXG
(^^)
805 :
Socket774 :03/01/15 22:32 ID:qH0fzFos
このスレ放置になるんですか? (´д`;)
どーせ2003年中にはでねえ
>>806 Opteronは2月14日に出現するらしい。
>>802 FAQ3 Hypertransportってなに?
汎用的なLSIの外部I/Fで、Point-to-Point結合かつ単方向x2で構成されています。単方向2..32bit@〜800MHz/DDRが仕様化済み。
Hammerでは16bit@800MHz/DDRが使用されています。
http://www.hypertransport.org
809 :
Socket774 :03/01/16 00:05 ID:niqNJOUy
AthlonはPentiumとくらべもともと効率がいいプロセッサって聞きますが、HT対応させても、Pen4のようには性能が上がりにくいんですか?
>809 P4と比べるとパイプ段数が少ないから、上がりにくいといえば上がりにくい。 HTというのはそもそも処理状況(クロックと演算ユニットあたり) がスカスカなP4みたいなCPUじゃないと効果がないのです。
811 :
Socket774 :03/01/16 00:29 ID:AG8oUEe9
HTにするより、DDR333のデュアルチャンネルにしたら、 どれだけ速くなることでしょう。
>>811 メモリ帯域が上がると同時に性能もリニアに上がって行くもんな。
>>810 演算ユニットが不足している場合は単純に増やせばいいわけで
スカスカの方がHTに向いているとは断定できません
ただしSMTでは相当のキャッシュ容量を必要としますので
重要なのはキャッシュと演算器に割り当てるリソースがバランスしている状態が
最もSMTに向いたプロセッサと言うことができるのではないでしょうか
私見ですがPentium4は演算器よりもキャッシュをより多く必要としていてアンバランス、
Athlonの方がキャッシュと演算器のリソースのバランスが取れているように思えます
HammerのスレでHTという略語を無邪気に使うのはどうか。
「Pentium」とひとくくりにする
>>809 もどうかと思う。
Anandtech Fab 30 訪問記
Fab 30は、AMDで唯一Athlon 64とOpteronを製造している場所であるとはいえ、
そこかしこに、そのCPUを見られるわけではない。
実際のパッケージングと組立は別の場所で行われているから、
Fab 30で見ることができるのは、Hammer coreのwaferだけである。
...
AMDは、Fab 30で、すでに final siliconの生産を開始している。
訪問中に受けた説明によれば、製造開始から出荷まで約3月かかるそうである。
だから、昨年末にHammerの製造は始まったわけだ。
Hammer遅延は製造過程の問題によるものとは思えなかった。
...現在のHammerの歩留まりは、T-bred に遜色がない。
AMDによれば、遅延の原因は、performanceとdesignの問題による
ものだという。
...
歩留まりが高まり、生産が立ち上がり、パートナー企業から強力なサポートを受け、
Hammerはいよいよデビューの時期を迎えたように思える。
マザボもチップセットもstableで、残る最後の疑問は、
最初に出る製品のクロックだけだ。
昨年のcomdexでAMDが見せた1.8GHz Athlon 64はわずかなものであったが、
目標は2GHz以上ということであった。
実際のラウンチでは、2GHzにどのくらい上乗せしてくるのであろうか。
2GHzのものでも、3.06GHz Pen4に十分対抗できると思われるけれども。
#2GHz以上で3月末出荷、供給に不安なし という非常に楽観的な記事でした。
http://www.anandtech.com/cpu/showdoc.html?i=1773&p=6
>遅延の原因は、performanceとdesignの問題によるものだという。 これは製造過程の問題なんかより遥かにヤバイんじゃないか? Hammerアーキテクチャが予想を下回るクロックしか達成できず 上限も低く寿命の短いコアだったりして・・・
>>817 何のperformanceかはわからんが、designは案外ヒートシンクやヒートスプレッタで
インテルと特許がらみでもめてたのかもしれん(w
SOIで得たゲインはメモリコントローラ内蔵とL2接続の高速化で使いつぶして、クロックは皿より上がらない様だ。 256KBのAhlon64なら2GHzは達成できると思いたいが。
>>813 いや演算ユニットの不足とか言うのではなく
(要するに演算ユニット自体の命令分岐が多く、効率が悪いという事もありますが、
演算ユニットの処理能力をフルに使えないのが問題であると言いたい訳で…)
>重要なのはキャッシュと演算器に割り当てるリソースがバランスしている状態が
>最もSMTに向いたプロセッサと言うことができるのではないでしょうか
CPUに限った話ではなく、いかな場合においてもその通りだと思います。
只、P4の演算機とキャッシュがアンバランスなのはあくまでクロック向上に
最適化した結果であって、HThを組み込んだ事もあり、
AMDとは別の理論下においてバランスが取れていると私は考えます。
まあ私は設計としては歪んでいると思っていますが。
>>813 >いや演算ユニットの不足とか言うのではなく
>(要するに演算ユニット自体の命令分岐が多く、効率が悪いという事もありますが、
>演算ユニットの処理能力をフルに使えないのが問題であると言いたい訳で…)
ここのところは良くわかりません
演算ユニットの処理能力をフルに使えないのはAthlonの方ですか?
それともPentium4のほうでしょうか?
Pentium4では演算器の利用率が低いために
マルチスレッド技術で同時に複数のスレッドを動かして演算器の利用効率を
高めようとするものですが
必要とするキャッシュ容量はパイプライン段数とはあまり関係なく
処理するスレッド数に比例すると考えています
従って2スレッド、4スレッドと増えるに従ってキャッシュ容量を
1MB、2MBなどと増やしていく必要があるように感じられます
それとは別に2スレッド、4スレッドで必要となる演算器のリソースが
大体決まってくると考えられますが
この時に必要なキャッシュと演算器のリソースがバランスしているかどうかが
ポイントになるのではないかと思っています
Athlonの方が演算ユニットの数が多いので逆に無駄が多いともいえる。 というのもいくらPen4よりパイプラインの数がすくなく、また分岐予測が 強いとはいってもキャッシュのミスヒットは確実に発生するわけだから この時、演算ユニットは遊んでいる状態となり演算ユニットの多いAthlon は遊んでいる演算ユニットも多く、無駄が多いといえる。
>>823 確かにキャッシュミスヒットが発生した場合は演算器が遊ぶ要因にはなりますが
AthlonにしてもPentium4にしても利用効率自体は差は付かないと思います
もちろん絶対数ではAthlonの方が上ですが、トータルで何%の効率があるかを
見た場合、AthlonもPentium4も使われない演算器の比率は変わらないのでは
ないでしょうか
825 :
Socket774 :03/01/16 22:30 ID:gw3oz+rc
前スレの終わり頃に、出るまでスレシリーズ自体が持たないと言われて たのに、結局出るまで持ちそうだな。
826 :
DQN君 :03/01/16 23:37 ID:/JhNGptx
質問です。 Pentium4もHammerもシステムバス(CPU-チップセット間)は、6.4GB/s で、同じだけどHammerはレートが1.6GHzで、Pentium4は800Mhzだから、Hammer の方がシステムバスという点ではすぐれているんでしょうか? スレ違いかもしれないけど、よろ。
827 :
Socket774 :03/01/16 23:42 ID:AG8oUEe9
Hammer 量産は4月以降に
--------------------------------------------------------------------------------
AMDではHammerプロセッサを3月に少量出荷、
4月以降徐々に出荷数を増やしていくと見られているようだ。
3月中のHammerプロセッサの出荷数は20,000ユニットに抑えられると見られ、
その後増加するものの、Q2全体の出荷数も300,000ユニットほどになるという。
また、Q4には出荷数が4百万ユニットに達する見込みとされるが、
それでもAMDプラットフォームに占めるK8製品の割合は40%に満たないと言われているようだ。
http://www.septor.net/
>>826 あなたの比較しているバスはそれぞれ用途や主に流れるデータの種類が異なるバスなので単純な
比較はほぼ無意味な訳ですが。
829 :
DQN君 :03/01/16 23:59 ID:/JhNGptx
>>828 なるほど、”CPU-チップセット間をつなぐ”という意味でしか
認識してなかったのでわかりませんでした。
もう少し詳しく調べてみます。
>>829 Hammerのシステムバスは、メモリアクセスには使われないから、Hammerの方が余裕があるといって良い。
あと、HTはシリアルバスを束ねて使うので、クロックが上げやすい=帯域を増やしやすい。
831 :
Socket774 :03/01/17 01:41 ID:dUGozZtW
ハマー量産が4月以降? まったく( ゜д ゜)ハァ?なことだな なにをやってるんだAMDは・・・ ユーザーがどれほど期待してることか これで、2Gが延滞するようだったらゴルァ!してもいいよなぁ
>>821 P4の方だと認識しています。IPCやレジスタ数、分岐による命令破棄率から言っても
(レジスタ構造からして違うので断言していいのかはわかりませんが)
P4の方が効率の悪い(逆にいえば実行時のレジスタ占有率が低い)
のは自明の理だと思います。
処理状況(クロックと演算ユニットあたり) と言うのは要するに
こう言う事を言いたかった訳なのですが、どうでしょうか?
で、結局のところAthronも、仰るように1クロックで全ての演算ユニットを使えていないのは自明です。
AthでもHThを採用すれば性能が上昇するのはまあ当たり前です(上がらないのはC3ぐらいな物でしょう)。
只、AthronはわざわざL2を増やし、レジスタを増やし、ダイ面積を引き上げてまでHThを採用するとは思えません。
IPCは十分高く、設計に大幅な変更を加えてまで大して性能の上がらない(アーキテクチャ見れば解かりますよね)
機構を採用するのは企業としても労力からしても間違っています(ライセンス料も有りますし)。仮定の話ならありですが。
で、バランス論(今勝手につけました)を言えば、P4は整数演算性能は犠牲にして、
SSE/SSE2による浮動小数点演算&SIMD演算性能にフォーカスし、
SMTに最適化してバランスを取った(設計時のバランス論の違いとでも申しましょうか、それで無ければ
別の理論の元、キャッシュと演算器のリソースのバランスが取れていると申しましょうか)
のではないでしょうか。P4もAthの場合と同じようにIPCを上げる努力は必要以上には払っていない筈です。
>この時に必要なキャッシュと演算器のリソースがバランスしているかどうかが
>ポイントになるのではないかと思っています。
P4に限れば全く持って同感です。
只、>824には賛同できかねます。P4は20段、AthXP12段のパイプを持っています。
で、分岐に失敗する確率がそれぞれ1段あたり1%ずつ(これは大差ないでしょう)だとすると、
AthXP=11% P4=18%となります。只でさえ2倍近くパイプが長いのに、この差は決定的だと思います。
まあ実際は失敗するまで動いているのでHThとは余り関係有りませんが。
長文、乱筆スマソ。頭の中を少し整理してきます。
>>831 量産というか、ボリューム出荷だから、既に3月に出荷する分のコアはできて
いてCPUの形になるのを待ってる段階だと思われ。
>>832 ははあ、なるほど。クロックと演算ユニットあたりというのは
「クロックあたり」と「演算ユニットあたり」ということだったんですね
”クロックと演算ユニット”と一緒に考えてわからなくなっていました
>只、AthronはわざわざL2を増やし、レジスタを増やし、
>ダイ面積を引き上げてまでHThを採用するとは思えません。
とありますが、性能が劇的に向上するならば
「L2を大幅に増やし、レジスタも増やし、ダイ面積を引き上げ」
ても十分にメリットがあります
もし、デュアルコアにしてL2を2倍にし、レジスタも2倍、ダイ面積も2倍
にするよりも少ないリソースでデュアルコアに近い性能を上げることが
できるならば十分に検討する価値があるでしょう
>IPCは十分高く、設計に大幅な変更を加えてまで大して性能の上がらない
>(アーキテクチャ見れば解かりますよね)
これについては賛同しかねます
これまでのCPUのアーキテクチャの進化は常にILP(Instruction Level Paralelism)
の抽出に注力したものでした
ところが分岐命令とデータ依存が存在するために
スーパスカラではILPに限界が見えてきており
そのためにもはやリソースを費やしても性能向上にかげりが見えてきました
そこで、マルチスレッドを処理することでTLP(Thread Level Paralelism)を
利用しようとする手段が今現在脚光を浴びています
IPCをさらに2倍3倍と増やそうという試みが今まさに行われているのです
>只、>824には賛同できかねます。P4は20段、AthXP12段のパイプを持っています。
>で、分岐に失敗する確率がそれぞれ1段あたり1%ずつ(これは大差ないでしょう)
>だとすると、AthXP=11% P4=18%となります。
>只でさえ2倍近くパイプが長いのに、この差は決定的だと思います。
賛同されるかどうかは別として、この計算は良くわかりません。
なぜならばスーパスカラ方式ではパイプラインの1段に数命令が並列に
入っているからです。
したがってパイプライン20段には
全体で20命令のさらに数倍した命令が入っていることになるからです
>832 > AthでもHThを採用すれば性能が上昇するのはまあ当たり前です(上がらないのはC3ぐらいな物でしょう)。 スレ違いだが C3でも分岐やLD命令をフェッチした時にスレッドを切り替える構造にすれば、 少しは上がるはず。
>>835 に同意
Pen4は少ない実行ユニットをスーパーパイプラインで高クロック化する
事により時間軸に沿って命令を並べ、AthlonはスーパースカラでPen4に
比べると時間軸よりも時間軸と垂直に(並列に)命令を並べてるだけで、効率
自体は世間で言われている程には代わらないと思う。
特にSMT(SymetricじゃなくてSimlationのS)だと、限定した時間内で観察
するとメモリアクセスがバラけるからキャッシュの増量は欲しい。Intelが
言っているようにSMTがメモリレイテンシを隠蔽する効果は、スレッドが1つしか
動いてない状況ではリソースが大量に余るのでそれ程大きくは無いと予想する。
だからHammerのメモリレイテンシの削減は、HyperThreadingを搭載しても
よく生かされると思う。
最近のCPUはキャッシュメモリのコストもバカにならんから、メモリレイテンシ
自体を低減すればIntelよりも少ないキャッシュメモリで同等の性能を確保できて
ウマーと予想している。
HTってAthlon系に採用しても効果は少ないと思う。 それよりも素直にデュアルコアの早期実現を目指した方が良いって それに、HTなんて構ってたら「Banias」発展型のP8?にやられちゃうってw
>>838 SMT(HT)が効果がないという根拠は何?もっともAMDはSMTを採用する前にデュアルコアを実現させるとは思いますが
HT = はいぱぁ とらんすぽぉと HTT = はいぱぁ すれっでぃんぐ てくのろじぃ
今年の後半に「バッテリー駆動の」Pentium4に勝つ程度のパフォーマンスの アーキテクチャでどうやってHammerと戦うと言うんだっての。 あと、HammerスレでHyper-ThreadingをHTと表記するのはやめてーな。
842 :
838 :03/01/17 22:41 ID:6y7DKW7G
>>839 HTって簡単に言うと
結局パイプライン上にスレッド1の命令とスレッド2の命令を混在させて
スレッド1もしくはスレッド2で分岐予測に失敗した場合の損失を抑えよう
(失敗したスレッドの方だけ命令を破棄。失敗しない方は残る)
って話なんでしょ?
Pentium4みたいに幼稚な分岐予測の下、20段もの馬鹿長いパイプラインを持っている
アーキテクチャならそれなりの効果もあるだろうと思いますが
3/5のパイプラインの長さのAthlonで採用しても「理論上は」効くのだろうとは思いますが
研究開発に多額の金額を投資してまで求めるべき機能では無いと考えます。
843 :
838 :03/01/17 22:44 ID:6y7DKW7G
>>841 私に対するレスですよね。
HTが駄目ならHTTって書けば良いの?
後、Baniasの評価低いですね。
>>835 >もし、デュアルコアにしてL2を2倍にし、レジスタも2倍、ダイ面積も2倍
>にするよりも少ないリソースでデュアルコアに近い性能を上げることが
>できるならば
この前提が間違っている。
しかし、hammerでのSMTは決して無駄ではない。hammerではかなり早い
段階でCMPが採用されるはずだ(但し、最初はサーバー用に限るはず)
CMPは純粋に内部リソースが増えるが逆に、使用していない部分が増える
はず。その部分を有効利用する為に、つまりCMPとSMTの併用が望ましい
のである。勿論、intelもCMPとSMTの併用を考えている。但し、intelは先に
SMTを採用し、AMDは先にCMPを採用する。ただ、それだけの違いなのであ
る。
>>843 このスレにおいてのみ、HT=HyperTransport。
HTTって書けば絶対に誤解を招くことはない。
そういえば浜ってHOLTは効くのでしょうか・・・
HOLTて何
848 :
Socket774 :03/01/17 23:21 ID:33d5fvbS
>>844 HyperTransportってCMP向き何でしょ?
CMPの効果は確実なんだからそれに向かっているAMDの判断は正しいと思う。
SMTは理論先行でやってみたけど・・・
ってのが現状だと思う。
将来的に併用って無いんじゃないのか?
コアがデカくて熱くなるだけの気がする。
それよりも、CMPだけにして大容量の2次キャッシュで涼しいエリアを作ってあげて
分岐予測を強化する方が効くと思う。
>>842 分岐の失敗成功にかかわらず2つ以上のスレッドを同時に実行する方式なので
残念ながら解釈が違っていますよ
>>844 違っているならいるで訂正しないと何が正しいのかわからないのでは?
それとは別にCMPとSMTの併用が望ましいとありますがその理由は?
シンプルなCMPの場合単なるマルチプロセッサにすぎないわけですが
850 :
Socket774 :03/01/17 23:37 ID:Sz+usNp0
>>848 AMDが採用しようとしているCMPではHyper Transportは一切関係ないですよ
2つのCPUはバスでつながります
オフダイのCPUとはHyper Transportでつながりますが
>>850 世界一の半導体技術のインテルには誰が挑んでも勝てないっていってるだけ。
AMDのアーキテクチャ+インテルの半導体がベストなんだよな。
>>850 可もなく不可もなくといった感じです
分析自体は悪くないと思いますが
メモリコントローラを内蔵しているからHammerは高クロック化しにくい
というのは恐らく違うでしょう
メモリコントローラ部を他の部分より低速で動作させるようにすれば
いいのですから
854 :
844 :03/01/18 00:43 ID:r9WZtkrJ
>>849 それじゃあ簡単な例を出します。
処理能力100のCPUがあるとします。このCPUの内部リソースの最大使用率を50%と仮定します。
すると100*0.5=50が地質的な処理能力となります。
CMPの場合(この場合はデュアルコア)はバス、メモリを共有しますが、ここではCPUのみの処理速度を比較
しますので、ここでは無視します。100*0.5+100*0.5=100地質的な処理能力となります。
SMT(この場合は2スレッド)での場合、SMTの効果をintelのいう30%とすると
100*05*1.3=65が地質的な処理能力となります。
CMPとSMTの併用(デュアルコアでコアあたり2スレッド)の場合は100*0.5*1.3+100*0.5*1.3=100
ここでシングルコアとデュアルコアでSMTのある、なしそれぞれ比較すると伸び率は同じ(当たり前)でも
伸びている処理能力は15→30確実に増えています。つまりCMPとSMTの併用は有効だといえます。
855 :
844 :03/01/18 00:46 ID:r9WZtkrJ
致命的なミスをしてしまった。 × 100*0.5*1.3+100*0.5*1.3=100 ○ 100*0.5*1.3+100*0.5*1.3=130
>>850 別に書いてあることはありがちなことだし、正直
この先どう転ぶか確かなことは言えないから、自分のサイトで
自分の考えをどう語ろうと文句を言われる筋合いじゃないのだろうが
自分のことをさん付けして「〜さんは考えている」というのは…
自分をちゃん付けする女の子みたいで、オイオイってかんじなのだが。
857 :
848 :03/01/18 01:09 ID:4MEWoZlr
>>851 CMP時にCPU-CPU間を繋ぐバスってHT何じゃ
ないの?
そうしないとオフダイCPUと通信できないんじゃない?
オンダイ、オフダイで違うプロトコル使うのか?
SMTでスレッド数を4→8→16と増やしていく場合、スレッド数を増やすと使用率は増えていくが 徐々にその効果は薄くなる。スレッド数を2倍にするとその効果は2/3になると仮定(あくまで仮 定)すると4スレッドでは50%、8スレッドでは63.3%、16スレッドでは72%。3/4と仮定すると4スレッド では52.5%8スレッドでは69.%16スレッドでは82%。あくまで仮定の話だが、スレッド数を増やせば 効果は増えるが、徐々に飽和に向かうことが読み取れる。SMTが遅くしない技術と言わる所以 でもある。
>>854 ちょっと突っ込み
CPU能力の計算に単純な足し算で良いんなら
普通にデュアルCPUにした際に何で性能2倍にならないんだ?
自分はCMP時の能力は正にデュアルCPU時の能力とイコールだと思ってますんで
CMP-Hammer(2コア)の能力はHammer(1コア)時と比較して140%程度の能力だと思いますが・・・
>>858 良いこと言った!
勘違いしてるSMT厨は858を良く読む様に
862 :
初心者 :03/01/18 03:22 ID:idkLrr5i
>>854 並列実行可能なスレッドが倍々になるとともに、実行ユニットの数が次世代あるいは
次々世代のアーキテクチャで倍々に増えるとした場合はどうなるんですか?
教えてください。
863 :
初心者 :03/01/18 03:26 ID:idkLrr5i
864 :
859 :03/01/18 04:02 ID:B6G70Uiy
>>861 レスありがと
CMPに関しての認識はほぼ同じみたいですね。
安心しました。
SMTに関するイソテルの言い草にやっぱり問題あるんだな〜
HTTによって得られるのは
((CPUが本来持っているポテンシャル−NetBurstによる損失)×MAX130%)
<但し、CPUが本来持っているポテンシャルを超える事は無い>
でしかないのに
ポテンシャル×30%がHTTのメリット
って聞こえるように言うんだよなw
愚痴ってすみません。
septor.netにも書かれているけど、
Athlon64ロードマップ
http://www.tecchannel.de/hardware/1094/1.html 2003Q2 : Athlon64 1MB L2 3400+/3100+/2800+
2003Q3 : Athlon64 1MB L2 3700+/3400+
Athlon64 Paris 256KB L2 3200+
2003Q4 : Athlon64 1MB L2 4000+/3700+
Athlon64 Paris 256KB L2 3500+/3200+
ClawHammer後継のSan Diegoも1MB L2で、
DDR-IIをサポートするだろうと書いてあります。
>>865 最初に出てくるClawHammerからL1が1MBなんだ。てっきり、90nmプロセス
からだと思ってた。
でもそれだとコアサイズはどれくらいになるんだ?90nmプロセスに移行する
まではHammerの出荷数をBarton+Thoroughbred以上にはしないつもりかな。
>>862 一つのコアを大きくしすぎると、配線の問題でクロックが上げにくくなる。
無理にクロックを挙げようとするとどんどん層を重ねないといけなくなるから、
製造コストが高くなる。
大体、一つのコアでは2〜4スレッドのSMTをして、そのコアを複数個ダイに
積んだCMPが一番バランスが良いと予想している。IntelはデスクトップCPUでは
CMPよりも4スレッドのHTTを先にして、ItaniumはCMPを先に採用予定。
で、こっから漏れの質問。IA-64って、命令をコンパイラ側が並列化する事に
よりIPCを上げるVLIWなんだよね?IntelはIA-64でもHTTを採用すると言ってる
けど、そんな事したらせっかく並列可能な命令をパックしてくれてるのをアン
パックして並べ替えないといけなくならない?VLIWアーキテクチャなCPUは、
普通にCMPするだけで良いと思うんだけど。
もう一つ、次の漏れのアイデアをどう思う?SMTで分岐予測する時に過去数回
でのその場所での分岐予測の的中率を記憶しておき、的中率が低かったらその
スレッドの優先順位を下げる。
つまり普段は仮想CPU_Aのスレッドが使ってないユニットに仮想CPU_Bの
スレッドの命令を詰め込むんだけど、仮想CPU_Aのスレッドが外れる可能性が
ある予測をしたら、仮想CPU_Bの命令を主に実行して隙間に仮想CPU_Aの命令を
詰め込む。
>>867 基本的に分岐予測ミス時に別スレッド使用しても性能向上はない。
だから、君のアイデアは0のa倍の効率アップが期待される。
何だかSMTに関して誤解をしている人が多いような 確かに「現在のPentium4」ではリソースを増やさずにHTTを用いて マルチスレッドを処理していますが、 SMTを採用する際にリソースを増やしても別に構わないわけです 極端な話全てのリソースを2倍にすれば SMTでデュアルコア相当の処理能力を期待することができます それからSMTを採用すると30%処理能力が向上するとしていますが それは「NetBurstアーキテクチャ」の場合であって SMTが一様な処理能力向上をするわけではなく Athlonの場合にはどれ位の効果があるかは未知数ということです また顕著なのが4スレッド8スレッドと増やせば効率は悪くなるとはいえ トータルでは処理能力は徐々に増える というような考えをしている人がいるようですが、 スレッドが増えれば増えるほどキャッシュ容量をお互いに食い合うことに なるので、リソースを増やさずにスレッド数を増やせば逆に全体の パフォーマンスは低下することが予想され 単純にスレッド数を増やせばよいということにはなりません
>>867 VLIWとSMTでは抽出する並列性が異なるので併用しても問題ありません
VLIWではILP(Instruction Level Paralelism)を
SMTではTLP(Thread Level Paralelism)を抽出します
ILPはいわばlocalな並列性でTLPはglobalな並列性です
わからなければILPとTLPをキーワードにWebを検索すると良いでしょう
それから提案されている分岐予測の的中率を〜というものですが、
過去の的中率を保存するには膨大なテーブルが必要になるので
採用するのは難しいでしょうね
ただし、目の付け所は良いと思います
例えば分岐を一つまたいだ方のスレッドより
分岐をまたいでいないスレッドに優先的にリソースを割り当てる
なんていうのはほんの少しのビット数を付加するだけで実装できそうなので
有効だと思います
>>866 その図の構成のCMPは廃案になったんじゃないのか?
>>872 もちろん廃案の可能性はあります
ソースがあれば確定ですがあります?
しかし、仮に廃案になったとしてオンチップでわざわざ低速な
Hyper Transportを採用するとは思えませんから
別の何らかな接続法を取ることが予想されます
874 :
Socket774 :03/01/18 13:39 ID:jgzjMezW
>100 釣り師降臨
875 :
初心者 :03/01/18 13:48 ID:idkLrr5i
>>869 なるほど。
ということは、intelの次世代アーキテクチャではSMTの強化に伴って、いままで
P5→P6以来、スーパースカラの限界から消極的になっていた実行ユニットの強化
についても大きな飛躍があるかもしれないということですね…。
876 :
867 :03/01/18 16:10 ID:P0RpW0ZI
>>868 何故?予測が外れたら、それまでに実行していた分岐点からの計算は全部破棄して
分岐点からやり直さないといけないんでしょ?だったら外れるかもしれない所には
できるだけ今は分岐してない方のスレッドを入れれば、分岐予測ミス時のペナルティを
最低限に抑えられる。
>>871 ん?例えば実行ユニットが4つのCPUで、コンパイラが作った命令のパックが
スレッドAではABCで、スレッドBではDEFだとする。ABCを実行する時にスレッド
BのEが使用する演算ユニットが使われないとすると、ABCEと命令を並列化する
事になる。
せっかくコンパイラが「この3つなら並列実行できる」と判断した物をバラ
バラにしてしまった。性能が向上したとしても、VLIWの本来の目的である
「命令の並べ替えをコンパイラが行う事によりCPUに大きな制御ユニットを置く
事無く実行ユニットを効率的に使える」というのが台無しで、コンパイラの
賢さが実行速度に影響する度合いはVLIWでないプロセッサと大して変わらなく
なってしまう。
>>870 バンドルAとバンドルBが、一つの命令だけ競合して並列実行できない時には
潔く並列実効を諦めるという事ですか?それなら納得ですが、VLIWじゃない
CPUで上手くHTTが働いた時に比べて実行ユニットの使用率が落ちそうな気が
しますね。
>>865 リンクより勝手に予想(妄想)
http://www.tecchannel.de/hardware/1094/1.html Q2
Atlon64 1MB L2 1.6GHz 2800+ 30000円
Atlon64 1MB L2 1.8GHz 3100+ 50000円
Atlon64 1MB L2 2.0GHz 3400+ 80000円
Q3
Atlon64 1MB L2 1.6GHz 2800+ 20000円(早くも生産終了?)
Atlon64 1MB L2 1.8GHz 3100+ 30000円(早くも生産終了?)
Atlon64 panis 256K L2 2.0GHz 3200+ 35000円
Atlon64 1MB L2 2.0GHz 3400+ 50000円
Atlon64 1MB L2 2.2GHz 3700+ 80000円
Q4
Atlon64 panis 256K L2 2.0GHz 3200+ 20000円
Atlon64 1MB L2 2.0GHz 3400+ 30000円(早くも生産終了?)
Atlon64 panis 256K L2 2.2GHz 3500+ 35000円
Atlon64 1MB L2 2.2GHz 3700+ 50000円
Atlon64 1MB L2 2.4GHz 4000+ 80000円
最高が8万なのはpen4 3.06がそれぐらいの値段なので・・・
いくら廉価版でもその名前はちょっとな
>>876 >バンドルAとバンドルBが、一つの命令だけ競合して並列実行できない時には
>潔く並列実効を諦めるという事ですか?
その場合はバンドルAの3命令とバンドルBの一部の命令(実行ユニットが
不足する命令より前の命令)を同時に実行する事になると思う。
次のサイクルでバンドルBの残りの命令と次のバンドルCの同時実行を試みることになる。
実行ユニットの使用効率が悪いのはIA-64のもともとの特徴でしょう。
複雑なスケジューラを必要としない実行ユニットをたっぷり用意するのがIA-64だから。
880 :
867 :03/01/18 18:36 ID:P0RpW0ZI
>>879 じゃぁやっぱりコンパイラが同時に実行しろと言ってる物を同時に実行するとは
限らなくなるのね。
コンパイラ側がやるのは一つのスレッド内で、出来るだけ並列実行し易くなる
様に命令を並べるだけだから、VLIWじゃないCPUでもコンパイラが賢ければ同じ
効率で実行ユニットは動かせると。
でもVLIWじゃないCPUは賢くないコンパイラのプログラムでも性能が出せるよう
にスレッド内でのアウトオブオーダー実行等もしないといけない。VLIWの利点は
コンパイラが賢いという前提でアウトオブオーダーをせずにTLPだけやっていれば
いいという事か。
>>876 VLIWの目的は制御ユニットが簡単にするということではなくて
ソースをコンパイルするときにたっぷり時間をかけて
命令レベルの並列性を抽出することにあります
静的にできるからこそ柔軟なスケジューリングの変更が可能で
プロセッサが実行時に動的に見つける以上の
並列性を抽出することができます
例えばスーパスカラでは平均3IPCが限界とされるのに対して
VLIWでは5〜6IPCが限界と言われています
ちなみに現状のx86プロセッサはIPCは3まで行かなくて
平均で2命令程度を同時に実行しているような状況です
廉価版、Athlon64チンポって呼ばれるのかなぁ・・・・(´・ω・`)
>>881 VLIW用じゃなくても、賢いコンパイラは時間をかけて前後の依存性を減らし、
並列実行し易いように並べるんだけど?
特に賢いコンパイラは、特定CPU用にコンパイルする事が出来るから、VLIWの
利点はやっぱりCPU側を「コンパイラは賢い」という前提で設計できる事だと
思う。
http://www.tecchannel.de/emptywindow.html hammerスレにも書いたんだがQ3で256Kの3200+コアを投入し、1Mの2800+、3100+
を生産終了に。Q4で256Kの3500+を投入し、1Mの3400+を生産終了に。これは何を意味
するのか?CPUの新製品を発表した場合、前の製品の値段を下げなければならない。
しかし、コストの高い1MB L2の製品を安く売りたくはない。だからと言ってそのまま生産
終了したのではラインナップが少なく、シュアを取れない。そこで旧製品よりモデルナン
バー+100でコストの低い256KのCPUを1MB L2の高クロックCPUの発売と同時に投入し、
L2 1MBの低クロックかつ高コストなCPUを生産終了することで利益を確保する。
これがAMDの戦略ではないだろうか?
>>884 Duron64いいなぁ。俺はこれにしようか。
Athlon64/L2=1MB/1.6GHz 10万円
Duron64/L2=256K/1.4GHz 5万円
こんなもん?
このキャッシュ差ならAthlon64です
>>886 リッチな方はどんどんAthlon64で攻めて下さい。
春の時点で数取れる濱のクロックが低いため、256KBキャッシュでは性能が低すぎたので没。 256KB版は2GHz超が潤沢に取れるようになった時点でDuron的ポジションで復活。 DuronみたいにAthlon64-Value的な別の名前になる可能性は高いと思う。 Athlon64-1MB予想クロック 4000+ 2400MHz 3700+ 2200MHz 3400+ 2000MHz 3100+ 1800MHz 2800+ 1600MHz Athlon64-256KB予想クロック 3500+ 2300MHz 3200+ 2100MHz
889 :
Socket774 :03/01/18 23:14 ID:ekHqoMYZ
このスレ、熱くなってくると凄いよね。
>>835 氏や他の方々へ 返事が遅くなりました。すみません。久しぶりに楽しませて頂いております。
段々長文に拍車が掛かってまいりましたが、お付き合いの程を。
>「L2を大幅に増やし、レジスタも増やし、ダイ面積を引き上げ」
やろうとすれば当然出来るでしょうね。只、話のすり替えのように思われるかもしれませんが、
ドレスデンのFebはもう一杯一杯です。現実的に無理でしょう。(嗚呼UMC…)
K8はキャッシュが1Mになりますし、ダイ面積もAMD初の100muになりますから、
(パイプ段数も増えましたから、次期K9(Odessaの後)かK10でHThになるかも知れないと言う事は否定しません)、
AMDとして、後2-3年はこれ以上さらに冒険してまでHThを使用しての性能アップ策を取ろうと考えるとは思いません。
たとえ採用するにしろ、プロセスルールが0.065μm程度(もしくはそれ以下)にならないと難しいと思います。
>>IPCは十分高く、設計に大幅な変更を加えてまで大して性能の上がらない (アーキテクチャ見れば解かりますよね)
此処の部分は誤解されてしまった様です。返す返すも乱筆済みません。
設計に大幅な変更を加えないと(PV→P4の様に。)性能が上がらないの意味です。
開発チームが一つしかないAMDにはそのような冒険は不可能でしょう。現にK8も演算部はK7のパワーアップ版ですし。
無理やり改変するのならNetBurstアーキテクチャもどき(言い方は悪いですが)を採用しない限り(まあ、したとしても(苦))
(フェッチ・デコード部の消費電力などが跳ね上がりますから)AMDの70W倫理に引っかかります。で、採用してしまうと…
AMDのCPUでは無くなります。(理由はご想像にお任せします。少なくとも私は断腸の思いながらVIAなぞに逃げます。)
続く
続き
>スーパスカラではILPに限界が見えてきており
話が壮大になってきましたが(笑)、否定はしません。これ以上同クロックでの計算効率を上げるのは不可能だと言う事は解かります。
(HThがポストハイパースカラー(又造語。私のではないけれど)だと言うのも正しいでしょう。)(CMPもそうでしょうが)
現にK8でもパイプ段数が増えましたしね。 只、現時点で(これ重要)、私が思うにそれはAMDとintelの考え方の違いです。
AMDがK8でスーパーパイプラインを採用しなかったのがSoket7とSlot1の抗争と(ちょっと違うけど)ダブるのは私だけではない筈です。
結局あの時はSoket形式では不可能だと言いふらしていたFSB100を達成されたintelが面目を潰しましたが。
閑話休題。
>>848 氏の仰るようにAMDがCMPに向かっているかは解かりませんが、
CSMP(Chip Set Multi Processing)(さらに造語)方向を目指している事は760MPやHTを見ていても確かなのですし。
K7→K8の時点ではまだIPCは向上させる事が出来たわけですし、この件に関しては、さあどうなる事やらと言ったところです。
ベタな結論ですが、結局考える上でのタイムスパンの違いでしょうね。
>全体で20命令のさらに数倍した命令が入っていることになるからです。
いやそれは理解っています。只、
>>分岐に失敗する確率がそれぞれ1段あたり1%ずつ
この時点で既に想像値ですので、これ以上突き詰めて計算し様が無いのです。やった所でどうせ信者計算の応酬になりますし。
私はどちらの社員でもないので公開された以上のアーキテクチャの想像はし様が無いですし、まあ軽く考えていただければ。
>>ALL HT(ハイパートランスポート)とHTh又はHTTと言う区別を次スレのテンプレに乗っけませんか?
いっそのこと Hyper Transport → HTp Hyper Threading → HTh にした方が良いかと。
>892 だって此処AMDスレじゃないですか(笑。 まあ立てる人が結局は決める事ですが。
略すな、と言ってみるテスト。 実際Hyper Threading、つーかSimultaneous Multithreadingを 実装するのに食うトランジスタってのはどれくらいなのかね。 OpteronコアロジックでもP4と同程度の増加率に収まるんなら 十分採用するメリットはありそうなモノだが。 実装する頃にはソフトウェアの対応も進んでるだろうし・・・
>>890-891 >ドレスデンのFebはもう一杯一杯です。現実的に無理でしょう。(嗚呼UMC…)
もちろんAMDもすぐにはSMTを採用できないでしょう
Intelがジャクソンテクノロジ((HTT)を持ち出したのは
確か2001年からだし、Pentium4に実は実装していると
判明したのはさらにその後のことで
AMDとしては寝耳に水だったのではないかと思います
仮に現在研究を行って有効だとわかっても、
どのように実装するか、必要なキャッシュ容量や演算器の数、
必要とされるメモリ帯域など
まだまだ検討しなければならないことがありますし
場合によっては大幅なアーキテクチャの変更が必要となり
K8では採用することは難しいと考えられます
とするとSMTを採用する場合早くて2007年の事になります
この時点の事を考えればリソースを大幅に増やす事が可能だと想えます
近年キャッシュ容量がどんどん増えつつあるのも相対的にロジックに
より多くのリソースを割くことが可能な要因になりそうです
ただし、熱密度の問題が絡んでくることになるかもしれませんが
AMDは当面の間はSMTではなくCMPでの性能向上を図ることになるでしょう
既にCMPの事を考えて設計されているようですし
CMPならば幸い設計変更部分は少なくなります
従来型のバスではなくHyper Transportを採用したのも幸いです
Intelは強引にFSBを800MHzに引き上げてメモリ帯域を引き上げましたが
Hammerではメモリコントローラが独立なのでEV6バスの限界に
足を引っ張られることがなくなりました
手間がかかりますがデュアルチャネルにした場合そのままのメモリ帯域を
手に入れることができます
短期的にはHyper Threadingの波が、その後にはCMPの波がやってきて
AMD対IntelのCPU Warはシーソーゲームを繰り広げるのかもしれません
>>890-891 >>835 じゃないですが、私の妄想を書きつづって見ます。
>>L2を大幅に増やし、レジスタも増やし、ダイ面積を引き上げ」
L2はClawHammerの1MBで十分論理CPU2つに対応できると思います。それなら
CMPよりもHTTの方がダイサイズの増加は抑えられる筈です。「AMD初の100mu」
という意味が良くわかりませんが。
私は特許問題からHTTはしばらく採用しないと思います。技術的にもHTTを
搭載するならある程度の再設計が必要になりますし、CMPが出来るように既に
設計しているんだからSMTに手を出す必要は無いでしょうね。
AMDはSMTを、SSE/SSE2の様にIntelががんばってアプリケーションを最適化
させた後に悠々と搭載してくると思います。何時になるかは判りませんが。
>>>IPCは十分高く、設計に大幅な変更を加えてまで
これについては同意です。性能/消費電力の事を考えると、むしろ演算
ユニットを減らしてコア1つ当たりの性能を落とした物を沢山搭載したCMP
の方が良い気がします。ただこんなCPUはサーバー用か学術計算用途以外では
受け入れられないでしょうが。
このスレは読み応えがあるな…
898 :
初心者 :03/01/19 03:46 ID:ed6udhDf
>>890 >AMDがK8でスーパーパイプラインを採用しなかった
K8はスーパーパイプラインではないのでしょうか?
一般的にスーパーパイプラインとは大体7段以上のパイプラインのことを言うと思
っていたのですが…。
>分岐に失敗する確率がそれぞれ1段あたり1%ずつ
>この時点で既に想像値ですので、これ以上突き詰めて計算し様が無いのです
分岐に失敗する確率がパイプライン1段ごとにあるというのがよく理解できないの
ですが…。依存関係のある命令がパイプラインを完了するまでパイプライン中の命
令が分岐に失敗しているかどうかはわからないと私は思っていたのですが違うので
すか?
つうか、未だに米コンプレックスなわけよ。日本人ww すなおに、 Hyper Transport>ハイパースレッディングもしくはハイトラ Hyper Threading>ハイバートランスポートもしくはハイスレ で、いいじゃねぇか。 ほら、Mr.childrenもミスチルって略すだろ?ww
>>898 K8もk7もスーパーパイプラインです
何段からそう言うのかは詳しくは知りませんが
パイプラインが深いものはそう呼ばれます
で、890さんがおっしゃっているのはIntelがハイパーパイプラインと
呼んでいるものだと思います
分岐に失敗する確率が1段ずつというのは計算を簡単にするため
であって実際にはそうはなりません。あくまで仮定のお話です。
それから依存関係というと普通はデータ依存の事を指しますので分岐とは
全く関係がなくなります
したがって依存関係のある命令がパイプラインを完了する〜
というのはこの場合関係がありません
分岐が発生するのは分岐命令においてのみで、分岐が正しいかどうかは
分岐命令の分岐条件が確定した段階で決定されます
したがって分岐命令が実行されることによって処理を継続するか
あるいは該当する分岐以後の計算を破棄することになります
ちなみに分岐条件が確定される(計算結果が出る)のはパイプラインの
最後ではなくもう少し前の段階で判明します。
具体的にはALU(算術論理演算器)が計算を出した次の段階です。
その後その値をレジスタに格納したり命令をリタイアさせるステージへと
パイプラインは流れていきますが
分岐が正しかったかどうかは優先事項のためパイプラインの完了を
待たずに分岐結果は制御部に伝達されます
>>900 訂正ですが、制御依存という言葉もあるにはありました
ですが滅多に使われないのですっかり忘れていました。すいません
>899 Hyper Transport>ハイパースレッディング Hyper Threading>ハイバートランスポート だと、ちょっとな。
903 :
初心者 :03/01/19 07:25 ID:ed6udhDf
>>900 なるほど。
分岐条件が確定されるのパイプラインの最後ではなかったんですね…。
詳しそうなので、また質問させてください。
ちまたのPC雑誌やネットの記事では、NetBurstアーキテクチャにおけるクロックあ
たりの性能がP6やK7にくらべて低いのは、20段にも及ぶ深いパイプラインによって
分岐予測ミス時のペナルティが増大したため、のようなことをよく書いています。
確かにパイプラインが深すぎればCPI値は悪くなるのは理解できますが、NetBurstは
P6アーキテクチャに比べて分岐予測精度が3倍(←あくまでもintelの発表値で、こ
のスレではNetBurstの分岐予測は貧弱説が流行ってますが)に向上したとあるし、比
較的単純な分岐しかなさそうな計算の繰り返しベンチマークでも同クロックではP6
やK7に大差で負けます。
NetBurstは倍速の整数演算ユニットなども装備しているのにハイパーパイプライン
が原因にしてもちょっと遅すぎではないでしょうか。
NetBurstは同時実行可能な命令の条件もP6より厳しくなっているみたいですし、単
に演算ユニット等のもっと基本的な設計がお粗末なだけだと思うのですが、どのよ
うにお考えでしょうか?
>>903 整数演算ユニットが倍速で動いてると言ったって、効果がある命令は
ごく限られた物だけです。
Pen4は実行ユニットの数自体は少ないので、同クロックでは性能が悪くて
当たり前です。
>>903 NetBurstの1次データキャッシュは8KBしかなく
しかもライトバックではなくライトスルーというのも
性能を大きく足引っ張りそう
>>909 逆にL1はライトスルーの方が速いという根拠は?
>>910 マナーを知らない人ですね。
とりあえず答えとくと、
キャッシュミスがストア待ち要因の直接原因にならないから。
>>903 残念ながらちまたのPC雑誌程度の答えしか明快なものは知りません(^^;)
それでもとりあえず考察をしてみることにします
P6アーキテクチャの分岐予測精度は90%程度と言われています
精度が3倍という事はミス率が1/3になったと考えることができます
そうすると96.7%程度の分岐予測精度になったということでしょうか
まあとりあえずありえない数字ではないとは言えます
しかしこれが本当だとすると分岐予測ミスが発生する率は1/3ですから
分岐予測ミスペナルティが3倍でも実は割に合うはず
・・・とも思えます
さて、ここからは単なる推測になりますが
NetBurstアーキテクチャが遅くなる要因を他に考えると
1.実は分岐予測の精度はそれほど高くない
(とあるベンチマークでのみ3倍の精度が出る)
2.x86コードをマイクロコードに変換する際にP6よりもさらに細かい
命令に変換する。これにより処理する命令が実質的に増えている
3.高速にアクセスさせるためにL1キャッシュの容量を十分に大きく
取ることができなくなった。これによりキャッシュミス・ペナルティが
大きくなりパイプラインがストールしてしまっている
4.高クロック化のために命令発行/実行効率が落ちている
5.その他(^^;)
なんてのが思いつきますが、実際にはどうなんでしょうね
一番知りたがっているのはIntelであり、
最も正解に近い解析を行っているのもIntelでしょうから、
これから登場するPrescottやTejasに採用される
アーキテクチャの強化点を見れば、
今現在のNetBurstがどうして遅いのかがある程度わかるように
なるのではないでしょうか
>>896 いやだからもう一杯一杯冒険してるんだから、
これ以上開発ラインが1ラインしかないAMDにとって見れば、
さらに冒険(大冒険ですよね)する余裕はないかと言う事が言いたかったのです。
まあ解かって書いておられるようですが(焦ってPENProみたいになったりしたら…(鬱)
>AMDはSMTを、SSE/SSE2の様にIntelががんばってアプリケーションを最適化
>させた後に悠々と搭載してくると思います。
いつものパターンですが、そうなったら良いですね。いや非常に良いですよ!
>>898 ,900両氏
900氏の言う意味です。訂正させていただきます(汗。まあ19段目が分岐チェックですから、
20段目でもあんまり変わらないようですが。(負け惜しみ)
>>903 intelは解かってやっているように思えるのですが…(2次キャッシュは異様にでかいし)
P4独自の特異な命令コードを使用する事により(μ-ops等その最もたる物ですね)、
メモリ空間から直接データを引っ張ってくる命令の大幅増もあって、1次キャッシュは
実行キャッシュとデータキャッシュに分けたこともあり、演算制御用と割り切ってしまったのでは?
まあ別の解釈として、例え少しばかり効率が落ちても発熱量を押さえ込む為に
NetBurstアーキテクチャを採用したとも取れますか。(3.06Gなんて遂に100wオーバーしましたし)
どっちだと思われますか?
81.8/0.75≒109W 今頃蒸し返すなボケ
916 :
Socket774 :03/01/19 19:24 ID:Hes19rqi
すげー熱いスレですね。 良スレあげ
>>911 言っている意味がよくわからないけど、
L1がライトバックだとキャッシュミスが
ストア待ち要因の直接原因になるという事?
なぜ?
>>918 キャッシュの動作も知らないで、
ストアスルーの方が遅いと言える、
君の思考回路が俺には分からん。
920 :
Socket774 :03/01/19 20:57 ID:2tPoPIM0
>>919 キャッシュミス時はライトスルーの方が有利って事が言いたいの?
ただそれだけ?
通常、メモリ上に割り当てられた変数はリードモディファイライトを繰り返すけど、
ライトのたびにL2に書き込む必要があるL1ライトスルー方式はかなり不利だと思うけど。
>>921 まあまあ、そんなに熱くなるな。
餅突け
キャッシュミスが前提のP4コアにはライトスルーがお似合いだって事で良いじゃないか。
もしかしたら、陰照は未だにライトバック技術を手にしてないだけかもしれないし・・・な
>>923 スマソ、勘違いしてました。
で、調べてみたら496DX4からライトバックやってますね。
何でP4で捨てたんだろ?
連書きすまん 486DX4ね 逝ってきます
>>924 高クロック化のために単純化したかったのかも?
ただ、ライトバック機能が全くないのはパフォーマンスに影響するので、
ライトコンバイニングバッファ(たったの6キャッシュライン分)が
ライトバックの機能を果たすらしい。
また、書き込み時にL1キャッシュミスした場合は、
L2/メモリからライトコンバイニングバッファに読み込みが発生するようなので、
L1ライトスルーだからといってキャッシュミス時に有利ということもなさそう。
927 :
初心者 :03/01/19 23:32 ID:ed6udhDf
>>904 http://ascii24.com/news/specials/article/2001/04/07/print/624973.html ↑ここを見る限り、NetBurstの演算ユニットの数自体は、K7よりは少ないですが、
P6よりは多いのではないでしょうか。
>>912 >1.実は分岐予測の精度はそれほど高くない
>(とあるベンチマークでのみ3倍の精度が出る)
intelは決まって自社製ベンチで計測してその測定結果で何%向上といいますね。
>2.x86コードをマイクロコードに変換する際にP6よりもさらに細かい〜
これもパイプラインを細分化しやすくするためにやったのでしょうか。
>4.高クロック化のために命令発行/実行効率が落ちている
私はやはりこれがNetBurstが遅い最大の原因だと思います。
>>913 >intelは解かってやっているように思えるのですが…(2次キャッシュは異様にでかいし)
これは同感です。
intelはNetBurstにしろItaniumにしろキャッシュに関しては小容量・高速派ですが
、intelのキャッシュ高速化技術はPen2Xeonあたりからやたら急加速して、今では
サーバー用CPUメーカなどを含めても抜きんでていると思います。Coppermineなど
はあの高速L2なしではAthlonにボロ負けです。
P6→NetBurstはFSBとキャッシュ技術で性能向上分の半分以上いってるのではない
かと思ってしまうほどです。
Willamette→Northwoodの時には、多少クロック耐性を犠牲にしてもPentium→MM
XPentiumの時のようにL1(あるいはトレースキャッシュ)を倍増(これでP5は10%
以上速くなりました)くらいしてもよさそうな気配でした。しかし、L2のみを倍化
してきたところを見ると、少なくともNetBurstではL2の方が足りてなかったみたい
ですね。
http://systems.cs.colorado.edu/ISCA2002/FinalPapers/Deep%20Pipes.pdf ↑全然読んでない(英語力不足で読みたくもない)のですが、なにやらintelはパイ
プライン52段で最良のパフォーマンスが得られるとしているようです。
HyperThreadingなどとの兼ね合いから今後'52'という数字が伸びるか縮むか微妙な
時期ですが…。
いろいろと質問浴びせといて無責任ですが、難しくなってきたので私はROMに戻らせ
ていただきます。
Pen3 to Pen4でL1キャッシュサイズが縮小されていることを考えると、 プロトコル変更の謎が解けるということで。
話題と関係ないが 漏れのNICは四枚中三枚がIntelで、GbEはすべてIntelなわけだが 仮に将来x86-64のWindowsに移行した場合にも こいつのデバイスドライバをIntelは多分書いてくれないわな つうことで、今後は特にPCI-Expressのカードなんかは Intelのは避ける方向でいこうと思ってる
>927 いや、噂のμ-OPSに対応させるべくでしょ。 L1実行キャッシュの容量が少なく済んでるのも… >929 漏れはAMD2枚に蟹が1枚3com1枚だな。Alchemyに期待
>>930 いえ、コード密度はx86コードの方が高いはずです
μ-OPsに展開すると1命令が数命令に変換されるので
よりキャッシュ容量を取るはずです
>>928 今更ながらIDがスタンダードMIDIファイルのヘッダ
>>931 μOPsの1命令が何bitなのかわからないのでなんとも言えない。
トレースキャッシュは12K-Opsだがこれが何KBなのかも謎。
934 :
Socket774 :03/01/20 18:23 ID:pfuzr0OI
話ちょっと戻っちゃうけど、 イソテルも結局CMP行くのね。 しかも2年も前倒しでやるとか・・・ (2007年予定->2005年予定に変更だって) SMT厨の方々解説よろ^^
935 :
. :03/01/20 18:27 ID:xxiCgmpS
12KμOps = 1万2000個分のデコード済み命令
936 :
. :03/01/20 18:30 ID:xxiCgmpS
Pentium4の1次キャッシュはおそらく20K 20KB−8KB=12KB(12KμOps?)
937 :
. :03/01/20 18:34 ID:xxiCgmpS
1次キャッシシュonlyベンチマークなら、Pentium4は奮ですから。。。
938 :
. :03/01/20 18:35 ID:xxiCgmpS
12KμOps = 12KBと思います
939 :
Socket774 :03/01/20 18:35 ID:dzvX258h
Pentium4がL1命令キャッシュをKBで表記しないのは、トレースキャッシュを強調したいという面もあるが 12KBのx86命令をキャッシュできるかのような誤解を避けるの方が主だと思われ。
>>931 L1実行キャッシュってP4だと結局命令キャッシュだから
935氏の意見が正しいと思います。
何処で読んだかは忘れたけど。
8kb〜ってのがくせ者で、かさんじゃう場合もあるってことだな。
944 :
927 :03/01/21 00:11 ID:1WQLToRs
945 :
. :03/01/21 00:16 ID:KXDR7Fk8
. ∧_∧ ( ・∀・)<なぜ、CPUにメモリコントローラーを内蔵すると ⊂ ⊂ ) 高クロックにしにくくなるんですか? < < < (_(_)
946 :
927 :03/01/21 00:18 ID:1WQLToRs
?ここはペン4のスレじゃないよね(w
自分のことマンセーだけでは満足度は低い。 敵の実情を詳細に掴んでこそ、より、ハマーマンセーなのではないのだろうか。 マンセー!!!
さて、そろそろ次スレの季節なわけだが。 スレタイ案 【今年は】AMD OpteronとAthlon64にハマーろう 7【Hammerの年だ】
AMD OpteronとAthlon64で浜名湖へ【Hammer7輪者】
>>944 しかしそれでL2キャッシュを128KByteにしただけで同じ実行エンジンを持つ
celeronがPentium4よりもずっと遅いということの理由になるでしょうか
キャッシュ・ミス率が多くなれば演算器が遅いほうが
データ待ちによる影響は小さくなりますから
Hammerというよりも、 ただアーキテクチャを語りたいだけのやつが 乱入してきて、うざい。 別スレ立てろ!
>>951 と言うか、Pentium4自体が遅いし・・・・・
今思うと一時期流れた「デスクトップ用Hammerが今年後半に延期されてサーバが先行する」というニュースは ClawHammerの予定だった256KB版が当初のクロックでは性能不足で、スタートはSledgeHammerと同じ1MB版のコアに 一本化されたということだったんだな。 256KB版が秋に登場するという話とぴったり合致する。
>>953 モノが出てこない今の段階で何を語れと?
語ってる内容も面白いし、とても有意義だと思うのだが。
>>956 >>953 のような厨が現れたということは
濱の発売もそう遠くはなくなってきた訳だなwww
HammerはHALT命令でちゃんとidle状態になってくれるのかな・・・ Athlonの唯一の欠点はいつでもフルパワー全開なことなんだよな。 ダラダラと2chやるのにそんなにパワーはいらない。
>>958 鱈セレとかモバアスで2ちゃん専用マシン構築汁(゚∀゚ )
て鱈セレはHaltの効果少ないんだっけか。。。
まぁ自分は電源落とさないで、放置する事多いので、
そこらへんちゃんとなってくれると嬉しいな。
消費電力発熱は少ない方が確実に良いしねぇ。。
>958 それってチップセット側の問題でもあるらしいよ。 COOLONつかうとAthlonXPでもアイドル時に冷えるようになるけど それの作者さんが言うには、AthlonではHALT時にフェーズロックループが 持続してしまうから低消費電力状態にならないんだけど HALT時にノースブリッジをCPUバスから切り離すように設定すれば ちゃんとアイドル時の消費電力カットが効くようになるんだと。
HOLTが効かないならUDを走らせればいい 無駄が無くなり人類の役に立つ!(・∀・)
HOLTって何
ゆるしてやれよ
正直、L2は16MBぐらい欲しいわけだが
>>964 どうやらCPUに対して数百万のお金を払う気があるらしい
・・・もっとかかるかもしれないけど
965みたいなのは三度死んで二度と来ないように
967 :
953 :03/01/22 19:08 ID:cYeVjbi3
>>957 一応、「AMD hammerについて騙ろう」からの住人だし、
スレ立てたこともあるのだが。
ここには、Hammerの情報を得るためにやってくるわけで。
Hyperthreadingなどは、ここでなくとも、
外でいくらでもひろえるだろう?
まあ、言い方が厨だったかもしれないが。
もう、ものが出るまで寄らないことにします。
新スレまだー?
969 :
Socket774 :03/01/22 22:16 ID:sFZXQQd0
さすがにあとは、現物待ちだろう。
H
未だに32bitプロセッサ使ってる奴=貧乏人 とか言われてみたいなあ
ふつ〜 メモリ7GB。
>>974 Athlon64使ってる奴は貧乏人。
ふ次つーはOpteronつかうだろ。
禿銅
>970 乙ー、しかし出来たらスレタイもうちょっと捻って欲しかった(w
980 :
. :03/01/24 18:42 ID:wJPdC7KR
さっさと打算会!
982 :
. :03/01/24 23:17 ID:wJPdC7KR
とっとと作らんかい!
984 :
. :03/01/26 00:36 ID:Abo989V+
. ∧_∧ ( ・∀・)<Athlon64 2800+(1.6GHz) L2:1MB ⊂ ⊂ ) < < < (_(_)
985 :
. :03/01/26 00:37 ID:Abo989V+
∧_∧ ( ・∀・)< Athlon64 3100+(1.8GHz) L2:1MB ( U つ ) ) ) (__)_)
986 :
. :03/01/26 00:38 ID:Abo989V+
. ∧_∧ ( ・∀・)< Athlon64 3400+(2.0GHz) L2:1MB ⊂__へ つ (_)| 彡(__)
987 :
. :03/01/26 00:39 ID:Abo989V+
∧_∧ ( ・∀)< Athlon64 3700+(2.2GHz) L2:1MB ( ○ つ \\ \ (_(__)
余裕で1000
しまった、次スレに誤貘
990 :
. :03/01/26 00:51 ID:Abo989V+
. ∧_∧ ( ・∀・) < Athlon64 4000+(2.4GHz) L2:1MB (( ( つ ~つ )) 乂 ((⌒) )) (__) ̄
991 :
. :03/01/26 00:55 ID:Abo989V+
密かにTM8000を待つスレ開始。
(V)/ TM7999
994 :
. :03/01/26 01:03 ID:Abo989V+
∧_∧ ( ・∀・ )っ<Athlon64 4400+(2.7GHz) San Diego L2:1MB ( つ / | (⌒) し'⌒^ミ
(●○) < TM7998 ( ) (△△)
996 :
. :03/01/26 01:04 ID:Abo989V+
, ‐'"´ `'‐、 , '" , -‐‐≡三~、''‐ヽ / , ‐"::::::l::::::::::::::ヾ::ヽ ヽ / , ‐'":/:::::|::::|:::ヾ:::::ヽ:ヾ::::ヽ ヽ / , ‐":::/::::::/::|::::|:::l:::ヽ:::ヾ::ヾ::::ヽ i、 ./ / /::/:::/::::::/::::l:::::l:::l|:::::|:::::l:::i:::ヽ:::l i, 'i // /::/:::/::::::/:::/ll'|::||::l.|:::::ll:|:|'i::i'|:::|:::| / .l ////::::/:/::l::::l l‐|‐i|-ll-|、.ヾ||:|-‐|‐|::|::|/ .| .// i::/:/:::/|:::| |., ‐i"゛O|''、 'i"q';、;::::l __________ .ヽ l l .i::/:;;;=-l:::|‐i l;。::::j l;::j. i:::::;:l / ヽ |/:/:::l!"L|::i. ''''''"  ̄゛ .i:::::|i:l < 寂しい 90nm SOI . ヽ/:/l::::l'i 、゛!:l. __ ' /:::::i.ヾ、 \__________ /://,|:::|:|:/:|:|"'、, /l::|:|:::|:l ヾ、 //./ |::|:/:/::/-ヽ ー- , _/|::::|::::|::::|l:l ヾ:、 // | ||:::/:::i/ヽi., ‐'"´ヽ ̄,;/::::|:::|:;, ‐i:l l:/ ..// | /::/::l::lヽ i ̄\ ,入/:::::l::::l / ヽ|// // | /::/:/:/` ヽ ヽ ヽ/ /:/:::/::l/ ,,,l‐i |:| | /::/:::/i |``'',二l二-ヽ, /://::/:l‐‐''" l
997 :
. :03/01/26 01:06 ID:Abo989V+
SledgeHammer→ClawHammer ClawHammer→Paris
(●○) < 片栗粉で作ったTM7997。ずれてる? ( ) (△△)
2
∧_∧ /) (-◇-/))コーホー ∧○∧ ○> (´Д`;),,// \__/ ) /\)( /) / /" \ヾ、 (/ \)
1001 :
1001 :
Over 1000 Thread このスレッドは1000を超えました。 もう書けないので、新しいスレッドを立ててくださいです。。。