CPU開発の最大手IBMがCell開発から撤退！Part2

>>950
奴隷解放運動を余計な口の一言で片付けられちゃうのは切ないねぇ。
全部（アメリカの企業に）用意してもらうのでいい、とは思わない人もいたって事だよ。

>>951
CellのSCEの開発者　って誰なの？
妄想を熱く語ったクッタリ？

Y崎さんは飼い殺しにされてるだけな気がするが・・・

>>930
めちゃくちゃだなｗ
大体トランジスタ数あたりとかコストの話をするなら、ベクトル型はかなり悪い。
SX-9で1TflopsSあたり1億越え。cellで1000万円。
cellはベクトル型と同程度の実行効率で10分の1のコストではないか。
スカラ型はもう少し安いが、実際の実行効率は格段に悪い。
とはいえ、今度のfermiは、1Tflopsあたり100万以下で破格だが。

初期コストだけで見るなよ。
電力効率は運用コストに直結する。
何年も全力でフル稼働するのだから電力効率まで見ないと話にならない。

その点でCellはそろそろ分が悪い。

実はコンピュータ本体以上に冷却にコストがかかる。

なんかいろいろ書いてるけど訳すのめんどい誰か頼むｗ
http://www.theregister.co.uk/2009/11/26/ibm_cell_blades_done/

>>943
全くだ、>>926の奴は何もわかっちゃいないよ(*^ー^)ノ

Y崎氏の技術が意外に凄かったとなると、他の辞めた人も世界レベルの可能性があるな

◎氏とかな(^_^;)

>>953
Y崎氏、大○氏、◎氏とかじゃないのか(b^-゜)

漏れ林さんとかは良く知らないし、
久多良木さんはまとめ役かな？

>>929
この資料の中に、cellのメモリ帯域が足りないと書いてあるな。
実際GPUと比較しても性能あたりの帯域は半分しかないからな。
32spuを作るのなら、100GB/sでなくて帯域をさらに倍にしないと
半分近くのSPUが遊びそうだ。

ちゃねらーなのにY崎さんでわかんないのかｗ
SPEにLS組み込んだ人で2chで叩かれまくったその人だよｗ

>>961
一応Cell規格では8SPE毎にリングバスを倍化配置されていくことになってる
つまり32SPEならリングバスが4本あるってことだな

これは今開発中のLarrabeeも同じ方式を採用した（だから現状の16コアLarrabeeはリングバス2本）

Larrabeeは16コアまで1 RING
RING間を更にXRINGで接続

ちなみに4月のIDFでゲルジンガーが持ってたのは32コア版
プロセスが進まないとこれ以上のコア数は無理

>>949
比較するのもなんだけど、一般の組み込みの設計とか、
アウトソース使って外国人使うようにしたいってなると、
日本製のマイコンとか使いにくいんだなぁ〜

設計は国内でやった方がいいよ。マジで。

これか
http://pc.watch.impress.co.jp/docs/2008/0811/kaigai458.htm

16コアはアーキテクチャ上の限界ではなく、コア数を増やすことも可能だ。CPUコア数を増やす場合に、
問題となるのは、コア間を接続するリングバスの帯域だが、それも解決する手段があるという。
SIGGRAPHの論文「Larrabee: A Many-Core x86 Architecture for Visual Computing」によると、

16コアまでは双方向の1ペアリング(各512bits幅)で接続するが、それ以上にコアが増えた場合は2リングに分けて接続するという。

ちなみに、
同じくリングバスを採用するCell Broadband Engine(Cell B.E.)でも、CPUコアの数を増やす場合には似たような構成を取ることができると説明していた。

初代Larrabeeの後に控える、プロセス微細化版のLarrabee 2の主目的は、消費電力とコストの低減だが、24コア版の噂もある。

リングバスを更にリングバスで繋ぐのは同じなんだな

>>963
お前は何を言ってるんだ。

現状でもEIBの帯域(200GB/s)に対してメインメモリの帯域は極端に少ない。
リング間のバスを増やしたところで絶対的なメモリ帯域不足は賄えない。
LSをLarrabeeみたいに合計8MBの共有キャッシュとして使えるなら別だがね。

そして32コアを出すだの出さないだの言ってるうちに
グラフィック用じゃないが48コア登場
http://itpro.nikkeibp.co.jp/article/NEWS/20091203/341438/

>>969
そんなこというならNiagaraとかググれ
コアだけなら100コアの組み込みLSIもある

>>968
まあ、Cellはそれと真逆の設計思想だからな

http://pc.watch.impress.co.jp/docs/2008/0929/kaigai469.htm
＞Cell B.E.では、各CPUコアにキャッシュを設けず、明示的にアクセスするローカルストアとすることで、CPUコア数増大の足かせとなるコヒーレンシメカニズムの必要性をなくした
＞また、Cell B.E.では、各CPUコアが独立したメモリ空間を持つことで、メモリ空間をポータブルにし、ネットワーク上での分散コンピューティングへとシームレスに拡張できるようにした

あと、まあこういうのも

http://pc.watch.impress.co.jp/docs/2007/0216/kaigai338.htm
●Cell B.E.にeDRAMの大容量メモリ搭載の道も開ける

> Larrabeeみたいに合計8MBの共有キャッシュとして使えるなら別だがね。

これできるの？

>>970
Niagara 3(Rainbow Fall)なら16コアだぞ。

> コアだけなら100コアの組み込みLSIもある
命令セットが何でもいいならIntelは80コア作ってるわけで
SCCCもまたLarrabee同様x86ベース

>>974
すまん、こっちと勘違いしてた
http://itpro.nikkeibp.co.jp/article/NEWS/20081009/316524/

>>962
正確に言うとソニー本社の奴らがセル失敗の責任をY崎氏一人に覆い被せようとして、
無数のコピペ攻撃をしただけ(b^-゜)

個人的には責任はOS屋に有ると思うんだが(´･ω･｀)

>>976
同意。もっというと、そもそもEdgeはローンチソフトのために用意しておくべきだった
遅すぎるよな

学閥

PLAYSTATION 4は拡張版Cell搭載へ向かう
http://pc.watch.impress.co.jp/docs/2008/0929/kaigai469.htm

>>979
また後藤かｗ
cell使わないんじゃねって言い出したのもこいつだろ

もうお前はいいよ

学閥の弊害とか獅子身中の虫とか言われているよな、奴らは(b^-゜)

しかし、別に鉄壁でも何でもなく学閥ファミリーの茂木博士はこの間脱税で摘発されたし┐(´ー｀)┌

まあ逮捕されなかったという事はまた何らかの力が働いたのかも知れんが(*´Д｀)=з

ttp://pc.watch.impress.co.jp/docs/news/20091203_333078.html
時代は今や48コアだ
CELLも頑張れ

でてからいえ

そうだねCell開発凍結を否定するのも出てからだね

そうだねCell開発凍結を否定するのも出てからだね

大事な（ry

>>968
cellでも一部のSPUをキャッシュ専用にして、共有キャッシュとして使う方法がある。
ttp://www.ksrp.or.jp/fais/sec/cell/fais/news/pdf/kenkyutheme/2009/Kise_Workshop%202009.pdf

ソフト的にだろ。
それこそ性能的に不利

インテルもコヒーレントはソフト実装の方向
>>982なんてLSさえない

あくまで読んで字のごとく「シングルチップクラウドコンピュータ」なんで。

そもそもそれぞれのタスクが同じメモリ空間を共有する必要なんてない
仮想的にメモリ空間は分断されてる。

複数のスレッドが同じメモリ空間をアクセスするときに初めてコヒーレントの必要が生じるわけだが
そっちはLarrabeeの守備範囲。

コアの数だけ独立したジョブを実行すればコヒーレントなんて要らないの。

一応SCCの発表でもコヒーレントはソフト実装だとアナウンスしてるから使わないってわけでもないみたい
どういう実装なのか、キャッシュと同じ意味合いのコヒーレントなのかも定かじゃないけど

>>990
CELLの思想そのままなんだけどな……
早すぎたんだ……

どっちかというとメッシュインターコネクトのコントローラ動かす制御がそうじゃない？
ちょうど前作Polarisがやってたし。

>>992
言われてみればそうだな。

メールボックスとかの機構がものにそれ。
「ワンチップスパコンクラスタ」とはよく言ったもので

>>994
intelが48コア(SCC)を出した途端に
CELLの思想の先見性を認めるか・・・intel信者の鏡だな

Cellの性能自体はそんなに批判されて無いだろw
ゲーム機に載ってるのがおかしいだけで。

>>996
結構前から
,,・´∀｀・,,）っ-○○○がCell批判を他の板で繰り広げていた

別にこのスレでそうだってわけじゃないし他スレのゴタゴタ持ちこまないでくれよ

>>995
は？Cellに先見性があるとはいってないぞ。
コヒーレントを排除したキャッシュとスクラッチパッドメモリは別モノ

むしろメモリ空間の仮想化を組み合わせればスクラッチパッドメモリである必要など無いし
キャッシュメモリの割当てもフレキシブルだ

キャッシュがメインメモリ空間の断片であることは変わらんのですよ

このスレッドは１０００を超えました。
もう書けないので、新しいスレッドを立ててくださいです。。。