Cell 45

>>396
ISAの設計わ将来への拡張性と互換性に大きな影響を与えるすから、第1世代のCELLが、現世代の半導体
技術の制約の上で設計されたという話とわ別に考えるべきす。
そして、ISAわアーキテクチャそのものの性能の「上限」を規定することになるす。

例えばx86 ISAわ、浮動小数点の積和演算命令を持たないすけど、この結果HPC分野でわLinpackでのピーク
性能が劣るという理由で選択から外れたりすることがあるす。CELLの場合も単精度浮動小数点積和演算わ
　fma r3, r0, r1, r2 (r0 x r1 + r2 -> r4)
のようになっているすけど、倍精度浮動小数点になると、
　dfma r2, r0, r1 (r0 x r1 + r2 -> r2)
となっているので、レジスタrtわ上書きされることになるす。通常わ、あらかじめrtの値を退避させて置いて
　or r3, r2, r2 (r2の値を退避)
　dfma r3, r0, r1
という風に二命令が必要となるす。単純に解釈すると演算に2倍の時間がかかるということす。