【ゲームハード】次世代機テクノロジー23【スレ】
>>951
アーキテクチャーの話だろ、普通
アーキテクチャーの話だろ、普通
作りの話。
簡単にはマルチタイトル作れないよ…というお話。
簡単にはマルチタイトル作れないよ…というお話。
360は普通にPCも上回ってるんだけどな
もちろん開発者のお墨付き
これは単純な性能のことをいってるんじゃないと思うが
PCなんてメモリ2GとかVRAM512Mとか平気であるしな
もちろん開発者のお墨付き
これは単純な性能のことをいってるんじゃないと思うが
PCなんてメモリ2GとかVRAM512Mとか平気であるしな
DD1 PPE compared to DD2 PPE and PPC970 core
ttp://www.realworldtech.com/page.cfm?ArticleID=RWT072405191325&p=4
XboxCPU Die
ttp://news.teamxbox.com/xbox/9057/Xbox-360-New-Tech-Specs-Details-Surface/
かなり違うといえば違うけど、XboxCPUのコアはDD1仕様ではなくDD2に近いっぽいな。
あとは、何が違くてXbox360のCPUコアが1.5でCellのPPEは2なのかだな。
ttp://www.realworldtech.com/page.cfm?ArticleID=RWT072405191325&p=4
XboxCPU Die
ttp://news.teamxbox.com/xbox/9057/Xbox-360-New-Tech-Specs-Details-Surface/
かなり違うといえば違うけど、XboxCPUのコアはDD1仕様ではなくDD2に近いっぽいな。
あとは、何が違くてXbox360のCPUコアが1.5でCellのPPEは2なのかだな。
>948
サイクルごとにスレッドを切り替えるのは箱○CPU
サイクルごとにスレッドを切り替えるのは箱○CPU
958 ：名無しさん必死だな：2005/09/07(水) 16:30:00 ID:701bc/MD
DD2はxenonより後に完成したんだっけ？
どちらかが参考にしたなんてことがあるかな
どちらかが参考にしたなんてことがあるかな
>それぞれのスレッドのクロックは実質的に半分に 2.5Ghz/0.7GHzという風に自動で割り当てられる
これをマルチスレッドとかいってる頓珍漢ﾜﾛｽ
クロック自体（CPUパワーともいえる）をリソースとして分けられるハードウェア機能が
ついてるんだよ。 これが付いてるCPUは聞いたことないな。
これをマルチスレッドとかいってる頓珍漢ﾜﾛｽ
クロック自体（CPUパワーともいえる）をリソースとして分けられるハードウェア機能が
ついてるんだよ。 これが付いてるCPUは聞いたことないな。
つうかCellの文書丹念に読んでる人はPPEのMTの正体を知ってるはずだよね。
教えてプリーズ。
教えてプリーズ。
PS3の場合PPEはお飾りで仕事をするのはSPEだからな
恐らく多くの開発者はPPEがメインコアでSPEはサブコアと
錯覚してたと思われる
恐らく多くの開発者はPPEがメインコアでSPEはサブコアと
錯覚してたと思われる
SPEじゃほとんど何も出来ないだろうと思ってたらあらびっくりってところじゃないのかね。
ttp://pc.watch.impress.co.jp/docs/2005/0822/kaigai204.htm
>同じマルチスレッディングでもPentium 4のHyper-Threadingとは異なり、異なるスレッドの
>命令を1サイクルに混在させて実行することはできない。Xbox 360 CPUは、サイクル単位
>でスレッドを切り替えて実行するファイングレインドマルチスレッディング(Fine-Grained
>Multitheading)を実装する。これは、CellのPPEと同じだ。
ttp://game10.2ch.net/test/read.cgi/ghard/1125721254/
>the Cell processor can use simultaneous multithreading (SMT) like the IBM
>POWER5(TM) processor or Intel(R)'s Pentium 4 processors with Hyperthreading.
MTに関する情報は、知る限りだとこの2つかな
公開されたPDFではPPEのMTについては検索しても引っかからなかったし
>同じマルチスレッディングでもPentium 4のHyper-Threadingとは異なり、異なるスレッドの
>命令を1サイクルに混在させて実行することはできない。Xbox 360 CPUは、サイクル単位
>でスレッドを切り替えて実行するファイングレインドマルチスレッディング(Fine-Grained
>Multitheading)を実装する。これは、CellのPPEと同じだ。
ttp://game10.2ch.net/test/read.cgi/ghard/1125721254/
>the Cell processor can use simultaneous multithreading (SMT) like the IBM
>POWER5(TM) processor or Intel(R)'s Pentium 4 processors with Hyperthreading.
MTに関する情報は、知る限りだとこの2つかな
公開されたPDFではPPEのMTについては検索しても引っかからなかったし
http://pc.watch.impress.co.jp/docs/2005/0208/kaigai153.htm
PPEはIntelのHyper-Threadingと類似のSMT(Simultaneous Multithreading)機能も搭載し、
2つのスレッドを同時に実行することができる。2wayのSMTを実装したPPEと、8個のSPEで、
Cell全体では10スレッドを並列に実行できる。
つまり、ソフトウェア側から見るとCellの中に10個のCPUがあるように見えることになる
後藤ちん、こっちは撤回したのかな？
PPEはIntelのHyper-Threadingと類似のSMT(Simultaneous Multithreading)機能も搭載し、
2つのスレッドを同時に実行することができる。2wayのSMTを実装したPPEと、8個のSPEで、
Cell全体では10スレッドを並列に実行できる。
つまり、ソフトウェア側から見るとCellの中に10個のCPUがあるように見えることになる
後藤ちん、こっちは撤回したのかな？
>>965 訂正、URL間違ってた
ttp://www-128.ibm.com/developerworks/power/library/pa-cell
>the Cell processor can use simultaneous multithreading (SMT) like the IBM
>POWER5(TM) processor or Intel(R)'s Pentium 4 processors with Hyperthreading.
>>966
6月25日付けのIBMの資料でHTのようなSMTだと言ってるから、DD2での話だと思うん
だが、どこかからFine-Grained式に変わった情報でも入ったのかねぇ
ttp://www-128.ibm.com/developerworks/power/library/pa-cell
>the Cell processor can use simultaneous multithreading (SMT) like the IBM
>POWER5(TM) processor or Intel(R)'s Pentium 4 processors with Hyperthreading.
>>966
6月25日付けのIBMの資料でHTのようなSMTだと言ってるから、DD2での話だと思うん
だが、どこかからFine-Grained式に変わった情報でも入ったのかねぇ
>>965-966
残念、後藤ﾀﾝ記事は推測が多すぎてソースたりえませんので
残念、後藤ﾀﾝ記事は推測が多すぎてソースたりえませんので
検索してみるとXbox 360のCPUコアがfine-grained multithreadingなのはHOT CHIPS
発表から明らかだけどCELLのPPEがfine-grained multithreadingだと言ってるのって
後藤ﾀﾝだけなんじゃね?
発表から明らかだけどCELLのPPEがfine-grained multithreadingだと言ってるのって
後藤ﾀﾝだけなんじゃね?
XBOXCPUｺｱとPPEのﾏﾙﾁｽﾚｯﾃﾞｨﾝｸﾞは別物なのは確かなのか？
いや、
http://www-306.ibm.com/chips/techlib/techlib.nsf/techdocs/D9439D04EA9B080B87256FC00075CC2D/$file/MPR-Cell-details-article-021405.pdf
見ると
The Cell Power core has hardware fine-grain multithreading.
The multithreading design supports fine-grained
multithreading with round-robin thread scheduling. If both
threads are active, the processor will fetch an instruction from
each thread in turn.
とあるので外部の評価記事ながらDD2もfine-grained MTで合ってるのかな。
http://www-306.ibm.com/chips/techlib/techlib.nsf/techdocs/D9439D04EA9B080B87256FC00075CC2D/$file/MPR-Cell-details-article-021405.pdf
見ると
The Cell Power core has hardware fine-grain multithreading.
The multithreading design supports fine-grained
multithreading with round-robin thread scheduling. If both
threads are active, the processor will fetch an instruction from
each thread in turn.
とあるので外部の評価記事ながらDD2もfine-grained MTで合ってるのかな。
SMTを実装するのにはOut-of-order型のコアが有効で、PPEには相応しくないという話もあった。
>>971
それ2月の記事なんでDD1ベースの話なんじゃなかろうか？
…と思ったが、中の図見るとDD2っぽいな
個人的にはIBMの6月発表の記事の方が正しいのじゃないかと思うんだが
さすがに、Fine-Grained MultithreadingはSMTとは言わないだろうし
それ2月の記事なんでDD1ベースの話なんじゃなかろうか？
…と思ったが、中の図見るとDD2っぽいな
個人的にはIBMの6月発表の記事の方が正しいのじゃないかと思うんだが
さすがに、Fine-Grained MultithreadingはSMTとは言わないだろうし
むぅ・・
OoOを実装していれば、普段から1本のスレッドに対してやってる
命令のスケジューリングを、複数のスレッドに拡張してやるだけで済むので、
ロジック拡張が僅かで済む点が大きい。
効果としては、むしろOoOを実装していないコアの方が性能向上には資するかもしれんが、
何しろ 増加ロジックも馬鹿にならない。
「SMTを実装するくらいなら、OoOも実装しとけ」と言われてしまうだろう。
Fine-grain方式の方がロジックも単純で PPEには向いてるのかも知れないが、
それにしても、DD2であんなにロジックが増加してるのに 違うのは発行命令数だけなのか？
何かヘンだな・・
OoOを実装していれば、普段から1本のスレッドに対してやってる
命令のスケジューリングを、複数のスレッドに拡張してやるだけで済むので、
ロジック拡張が僅かで済む点が大きい。
効果としては、むしろOoOを実装していないコアの方が性能向上には資するかもしれんが、
何しろ 増加ロジックも馬鹿にならない。
「SMTを実装するくらいなら、OoOも実装しとけ」と言われてしまうだろう。
Fine-grain方式の方がロジックも単純で PPEには向いてるのかも知れないが、
それにしても、DD2であんなにロジックが増加してるのに 違うのは発行命令数だけなのか？
何かヘンだな・・
ttp://pc.watch.impress.co.jp/docs/2005/0816/kaigai203.htm
>IBMはSMTは、消費電力に対するパフォーマンスの面で有効だと評価している。
こんな話もあるな
IBMのフォーラムで聞くのが早そうだが、敷居が高いしなぁ
>IBMはSMTは、消費電力に対するパフォーマンスの面で有効だと評価している。
こんな話もあるな
IBMのフォーラムで聞くのが早そうだが、敷居が高いしなぁ
しかしそもそもゲーム機でSMTとかFine-grained multithreadingとか
実装する価値あるのかな。
実装する価値あるのかな。
PSPドイツは初日で7万5千台かな？ フランス10万 イギリス18万5千 か
Sony sells approximately 75,000 PSP in Germany 07.09.05 -
http://www.gamefront.de/
Sony CED communicates that in Germany in the first sales days almost everything of
the 75,000 delivered PSP was sold;
the Handheld came to 01.09.05 on the market.
On the part of the software Ridge Racer and WipEout pure one in the
Top 3-Verkaufs-Charts could platzieren themselves.
Into the Top 10 MediEvil (place 5) and World route Soccer (place 8) created it.
Sony sells approximately 75,000 PSP in Germany 07.09.05 -
http://www.gamefront.de/
Sony CED communicates that in Germany in the first sales days almost everything of
the 75,000 delivered PSP was sold;
the Handheld came to 01.09.05 on the market.
On the part of the software Ridge Racer and WipEout pure one in the
Top 3-Verkaufs-Charts could platzieren themselves.
Into the Top 10 MediEvil (place 5) and World route Soccer (place 8) created it.
最近Cellスレとテクノスレの内容が入れ替わってきてるな…
新しくIBMを迎えて5年かけてCellを作り、nVIDIAと組んでGPUと豊富なソフト資産を手に入れたソニーのPS3。
GCから継続して粘り強くIBM＆ATiと提携し続け、性能面では妥協しつつも互換性は磐石な任天堂のレボ。
無茶な卸値で揉めてnVIDIAと縁が切れ、ハイエンドで劣るインテルでは次世代を戦えなくなったMSの箱○。
次世代機の負け組は箱○だけってことか。
GCから継続して粘り強くIBM＆ATiと提携し続け、性能面では妥協しつつも互換性は磐石な任天堂のレボ。
無茶な卸値で揉めてnVIDIAと縁が切れ、ハイエンドで劣るインテルでは次世代を戦えなくなったMSの箱○。
次世代機の負け組は箱○だけってことか。
あんま関係ないが、R520の32パイプが今まで10個しか取れてないらしいな(笑
歩留まり3%とかで笑ってたが、現実はその斜め上だとは思わなかった
歩留まり3%とかで笑ってたが、現実はその斜め上だとは思わなかった
歩留まり3%は24パイプの話
微妙にスレ違い
微妙にスレ違い
PPEはfine-grainedである意味正しい。
PPEは最大IPCが2で非常にパイプラインが長い(整数パイプでも10段以上、浮動少数/VMXパイプだと30段以上)、
命令に依存性があったりするとこの長さが仇になって簡単にIPC1以下に低下する。
このような命令依存やその他さまざまな影響によるIPCの低下を防ぐ働きをするのが今回のSMTの正体。
2つのハードウェアスレッドが両方ともIPC2が達成されるような完全に最適化されたコードを実行するとき、
それぞれのスレッドが入れ子になって実行されるため、それぞれのスレッドではクロックが半分になったように見えるが(FineGrained的)、
コアから見れば本来出しうる最大IPC2を達成することが出来る。このときの演算性能は 6.4G op/sになる。
同様の条件で、それぞれがIPC0.5相当のコードを実行するとき、入れ子になることでコアからすれば1op/clockを実行できることになる。
この場合コアから見るとIPC1を達成することになる。このときの演算性能は3.2G op/sになる。
もしSMTがなければコアはIPC0.5しか達成できないわけでこれは大幅な性能向上が見込めると言える。
PPEは最大IPCが2で非常にパイプラインが長い(整数パイプでも10段以上、浮動少数/VMXパイプだと30段以上)、
命令に依存性があったりするとこの長さが仇になって簡単にIPC1以下に低下する。
このような命令依存やその他さまざまな影響によるIPCの低下を防ぐ働きをするのが今回のSMTの正体。
2つのハードウェアスレッドが両方ともIPC2が達成されるような完全に最適化されたコードを実行するとき、
それぞれのスレッドが入れ子になって実行されるため、それぞれのスレッドではクロックが半分になったように見えるが(FineGrained的)、
コアから見れば本来出しうる最大IPC2を達成することが出来る。このときの演算性能は 6.4G op/sになる。
同様の条件で、それぞれがIPC0.5相当のコードを実行するとき、入れ子になることでコアからすれば1op/clockを実行できることになる。
この場合コアから見るとIPC1を達成することになる。このときの演算性能は3.2G op/sになる。
もしSMTがなければコアはIPC0.5しか達成できないわけでこれは大幅な性能向上が見込めると言える。
結論としてSMTは平均IPCを高く維持するために有効であると結ぶことが出来ると思う。
参照(ソースの信憑性が微妙だが、大きく間違ってるところは無い)
http://pc.watch.impress.co.jp/docs/2005/0518/kaigai01.pdf
個人的な推測だが、PPEのコアから見た平均IPCは1.0+程度になるのではないかと思う。
ちなみにCellのPPEと360CPUのPPEは、ロジック部に関して95%以上同じもの。
キャッシュ的にCellのものの方が少しリッチなので(主にアソシエイティビティの影響)、
若干Cell側の方が1コアあたりの性能は上になるだろうが、ほとんど差は無いと思われる。
参照(ソースの信憑性が微妙だが、大きく間違ってるところは無い)
http://pc.watch.impress.co.jp/docs/2005/0518/kaigai01.pdf
個人的な推測だが、PPEのコアから見た平均IPCは1.0+程度になるのではないかと思う。
ちなみにCellのPPEと360CPUのPPEは、ロジック部に関して95%以上同じもの。
キャッシュ的にCellのものの方が少しリッチなので(主にアソシエイティビティの影響)、
若干Cell側の方が1コアあたりの性能は上になるだろうが、ほとんど差は無いと思われる。
> それぞれのスレッドが入れ子になって実行されるため、それぞれのスレッドではクロックが半分になったように見えるが(FineGrained的)、
Fine-Grained的というか、それはFine-Grainedそのものでは? どこがSMT?
Fine-Grained的というか、それはFine-Grainedそのものでは? どこがSMT?
>>984
基本的にfine-grainedなのは間違いないのだけど、キャッシュミス等の纏まったストールがあった場合、
入れ子にならないと言う部分が単純にfile-grainedと言い切らない理由なのではなかろうか。
基本的にfine-grainedなのは間違いないのだけど、キャッシュミス等の纏まったストールがあった場合、
入れ子にならないと言う部分が単純にfile-grainedと言い切らない理由なのではなかろうか。
>>983
>ちなみにCellのPPEと360CPUのPPEは、ロジック部に関して95%以上同じもの。
これって何かソースある？
XenonのコアはVMX部に関してかなりPPEと変更が加わってるようなので
でも、確かにVMX以外ではほとんど同じに見えるんで、あのインタビューで言うほどの
差が出るとは考えにくいんだよな、でも実機で評価しての感想のようだから
実際には差が出てるんだろうなぁ
>ちなみにCellのPPEと360CPUのPPEは、ロジック部に関して95%以上同じもの。
これって何かソースある？
XenonのコアはVMX部に関してかなりPPEと変更が加わってるようなので
でも、確かにVMX以外ではほとんど同じに見えるんで、あのインタビューで言うほどの
差が出るとは考えにくいんだよな、でも実機で評価しての感想のようだから
実際には差が出てるんだろうなぁ
確実に遅くなる要素としてはやっぱL2キャッシュと
メモリバスあたりかな。
CellのPPEが1コア512KBフルに使えるのに対して、
360のは3コアで1MB、GPUとのバファリング領域と
しても使用されるから、実質的には更に少なく。
仮に256KBをGPUとの通信用に確保すると
1コア当り256KBで、Cellの半分。
それでも1コアあたり256KBは大したもんだけど、
1仮想コアあたり128KBと考えると心もとないし、
メモリが遠い事からヒットミスのペナルティの
影響も受け易いだろうし。
メモリバスあたりかな。
CellのPPEが1コア512KBフルに使えるのに対して、
360のは3コアで1MB、GPUとのバファリング領域と
しても使用されるから、実質的には更に少なく。
仮に256KBをGPUとの通信用に確保すると
1コア当り256KBで、Cellの半分。
それでも1コアあたり256KBは大したもんだけど、
1仮想コアあたり128KBと考えると心もとないし、
メモリが遠い事からヒットミスのペナルティの
影響も受け易いだろうし。
キャッシュ容量もそうだし、メモリ帯域からいっても、
6スレッドをフルに使う状況は想定していないような気もする。
2コアにして余ったトランジスタでキャッシュ増量した方が
開発者も嬉しかったのではないかと思うが、
ライバルとのカタログ性能差が開くのを気にしたのかねえ。
6スレッドをフルに使う状況は想定していないような気もする。
2コアにして余ったトランジスタでキャッシュ増量した方が
開発者も嬉しかったのではないかと思うが、
ライバルとのカタログ性能差が開くのを気にしたのかねえ。
それ言っちゃうと痴漢がおとなしくなっちゃうから
しかし本当にＰＳ２見て作ったハードだな箱○は
いやPS2なんか参考にしてません
参考にしたのはGCです
参考にしたのはGCです
>>990
さすがにEEのベクトルプロセッサーみたいな血反吐を吐くチューニングが必要に
なる程じゃ無いだろうけど、メモリアクセスの事を意識しないと、思ったよりも性能が
上がらないって事だろうな
メインメモリへのアクセスがボトルネックになるという事が解っていたから
Cellは明示的にアクセスを指示&裏読みさせてレイテンシを隠蔽できるように
LSという仕組みを選択したわけだし
さすがにEEのベクトルプロセッサーみたいな血反吐を吐くチューニングが必要に
なる程じゃ無いだろうけど、メモリアクセスの事を意識しないと、思ったよりも性能が
上がらないって事だろうな
メインメモリへのアクセスがボトルネックになるという事が解っていたから
Cellは明示的にアクセスを指示&裏読みさせてレイテンシを隠蔽できるように
LSという仕組みを選択したわけだし
偏屈者が作った偏屈なCPU ＝ CELL
発売前からボトルネックかよ
現行のプロセッサの技術でも前もって分かりきってたことだし。
それを克服するテクノロジージャンプとして提示されたのがCell。
あと１〜２年ばかり騙し騙し使おうと言っているのがXenon。
それを克服するテクノロジージャンプとして提示されたのがCell。
あと１〜２年ばかり騙し騙し使おうと言っているのがXenon。
spec2000でintで400、fpで500ってどうなのよ？いいの？悪いの？
９９９
１０００げと〜
1001 ：１００１：
このスレッドは１０００を超えました。
もう書けないので、新しいスレッドを立ててくださいです。。。
もう書けないので、新しいスレッドを立ててくださいです。。。