>>312 436 :名無しのひみつ@転載は禁止 :2015/03/01(日) 17:30:34.29 ID:6UHFWyMM
>>433 技術者が半可通だと考えてみてはどうか?
実際、日経のはプレスの資料だろうに写真間違ってるんだから
>>434 >イジングモデルはCPUやdwaveより速く解けるから使える。
速くとけたって使えないが、そもそも速くないと記事でも指摘されてるぞ
438 :名無しのひみつ@転載は禁止 :2015/03/01(日) 17:38:04.72 ID:6UHFWyMM
>>437 日経の写真には、SRAM I/Fのブロックとかないだろ
>>313 441 :名無しのひみつ@転載は禁止 :2015/03/01(日) 17:52:38.37 ID:6UHFWyMM
>>440 32*32の規則性が見えるし、SRAM IFのはずのとこが他と規則性同じとか、そういうとこ見てる
んだが、じゃあインプレスのほうも間違ってるのかなー
サブアレイといいつつ、その構造も見えないしなー
446 :名無しのひみつ@転載は禁止 :2015/03/01(日) 18:38:47.16 ID:6UHFWyMM
>>442 日経の記事に「今回のCMOSアニーリングと、D-Waveの量子コンピュータの性能を比較した
場合、、、、、解の収束時間は現時点で数ミリ秒と同等である」と書かれちゃってるぞ
>>443 32*32の規則性があって、1個のサブアレイに対応するのが8*5.5くらいって、どう見てもおか
しいわけよ
エアICなら、説明つくが