【EP3】DE0で始めるVerilog HDL【C16】

CQ出版から2011年7月22日に発売された書籍と、
ALTERA FPGAの載ったボード「DE0」について語るスレです。

ハードウェア記述言語HDLの学習はとにかく使ってみることが大切です。

HDLの初心者，HDL解説書を読んだが思うように理解が進まなかった人、
何かというとスグに「米国本社の英語マニュアル嫁!」で困っているFPGAソフト屋さん、
組み込みマイコンをやってみたいけど、家事と育児に追われて時間のない人、
新型デバイスが発表されても、ちっとも出回らなくて辟易している人、
VHDLはなんでソースがあんなに長いんだ?と思っている人、
渦子ちゃんを触ってみたいチェリーな人、

みんな み〜んな大集合!　楽しく情報交換して、DE0でいろんなもの作りましょう。

　　さぁキミも、レッツ F・P・G・A〜ぇぃ !!

CQ出版　DE0の本のページ
http://shop.cqpub.co.jp/hanbai/books/I/I000030.htm

DE0のメーカーのページ
http://www.terasic.com.tw/en/

ソリトンウェーブ
http://solitonwave.shop-pro.jp/?mode=cate&cbid=547287&csid=0

DigiKey
http://www.digikey.jp/

アルテラ
http://www.altera.co.jp/

　もしかして

　　　俺って、　2ゲット?

おぉ、丁度触り始めた所です。
色々教えて欲しいっすｗ
ときに、スケマしたののシンボル吐かせようとすっとファイル生成に失敗するのウチだけ？

もう少し詳しく教えて！

回路図を入力してbdfファイルを作成ののち、bsfファイルを作りたいので
Ｆｉｌｅ→Create/Update→Create Symbol Files for Current File
で、"Can't open read-onry file C:/Proj/xxx.bsf" って出て何もしない。

試しに、xxx.bsfのファイルを先に作っておいて上書きすると成功します。
Win7の問題だろうか？

DE0、アカデミックでソリトンから買ってしまったわ
CQのアカデミックのほうが別々に買うよりお買い得だったな・・・

でも、CQで両方買うと、結構な金額になりそうだね

今週末発売なのに、書き込み増えないね。
人気ないのかな？

verilogで

reg [3:0]count;
always@(posedge clk)begin
count <= count+1;
end

assign led = (count==4'b10x0); ←不定のxって使えないんですかね？　bit1を無視したいんですが

コンパイルは通るけどRTL VIEWERで見ると何も無いので、
完全に無視されてるんですが。

スレ分散させてどうすんだろうと思いつつ。

>9
count のbit1 が不定 ... つまり 0 だか 1 だか分からない時 (0 でも 1 でも良いという意味ではない)
に "==" が成立する、という動作になってんだろ。無視はされてない。

実機では 0 だか 1 だか分からないってことはないから "==" が成立することはなく、
assign 文ごと消えると。

そうでしたか、助かりました。ありがとうございます。

>>10
横からすみません。教えてください。

>0 だか 1 だか分からない時 (0 でも 1 でも良いという意味ではない)
これは、どういう事なのでしょうか?
xだと「1でも成立、2でも成立」ということでは無いんでしょうか?

Digikeyのが届いたけど、いい匂いだな
書籍5kはちと高い・・・。PDF版単体で売ってほしいわ。

>12
x が「0 でも 1 でもオケ」になるのは casex 文の時だけ。

>>14
ありがとうございました。そうなんですか。
xをドンとケアは使えるところと使えないところがあるんですね。
ありがとうございました。

STARCの本を買って勉強します。
ありがとうございました。

なるほど、なるほど

>ドンとケア
ﾜﾛﾘﾝ

CQからDE0+CD-ROM買うのと、デジキーからDE0だけ買うのとでは、
どっちがおいしいでしょうか。

いよいよ明日ですね

VHDLだったら即買いするんだけど、VerilogみたいなのでNIOS IIの記事を読んで考える。

５ｋの価値あるのかな

>>20
自分もVHDLなら即買いだったかな。NiosII部分の記事を読んで決めようと思ってる。

HDLを始めようと考えているのですが、VHDLはそんなにいいんですか？
たまたま仕事でやっているから、慣れてるというだけではないのですか？
記述量は多いし。

テストベンチ使いこなしたいならVerilog
VHDLは下位モジュールの信号を引っ張り出すのが面倒

ありがとうございます
そうするとますますVerilogが良いように思えます。

QuartusIIって両エッジを受ける記述通らんのですかね？

always@(posedge hoge or negedge hoge) みたいなの

むしろそういうことができるFPGAってあるっけ？
ないならQuartusIIでも無理なのは自明
シミュレーションなら可能だろうけど

やっぱりceのflipflopがどちらか片方っぽいので構造的に無理そうですね、
高周波か遅延回路使ってエッジ検出するしかないですか・・・

5,000円もするのか〜初学者には高く感じるだろうな

森氏には不評っぽ
http://twitter.com/#!/hmori/status/94388772225024000

>>24
そんなことしているの?
ModelSimのマニュアルを読めば幸せなのに。

>>23
> 記述量は多いし。
Verilog派の人はそれを良く言うね。
でもVHDLはAdaに由来し、その言語仕様は大規模プロジェクトでバグを作り込まないための、長年の言語工学の研究の成果によるもの。
系譜としてはAlgol→Algol68→Ada→VHDLだけど、AdaはN.Wirth教授の功績が大であると指摘しておく。
Algol68からブランチした中に、N.Wirth教授による実験的言語Modulaがあるが、これはモジュール構造を仕様に持ち込んだもの。

モジュール構造とは、上位から下位までを階層を成し、名前空間のスコープを制限するもの。
これにより、大規模プロジェクトで知らぬ間に他人が作った同名の関数名とか、変数にリンクするのを防ぐ事が出来る。
知らない間にリンクしてしまうと、それを見つけるのは厄介だからね。

VHDLの記述量は多いのは、ここら辺に由来する。
その分、コンパイラさえ通ってしまえば、残るは論理的バグのみ。
Verilogと違い、その安全面とデバッグしやすさは、記述するだけで得られる面は大きい。

実際、Verilogはその後SystemVerilogが作られたが、SystemVHDLは作られていない。
これは元々VHDLがSystemVerilogの改良点を含んでおり、作る必要がないため。
それだけ言語仕様としては先進だったのさ。

ちなみに、
> 知らない間にリンクしてしまうと、それを見つけるのは厄介だからね。
この保護機構が無いVerilogは、

>>24
> テストベンチ使いこなしたいならVerilog
な荒技が出来てしまう。怖い怖い。

なんでそんなにVHDLに詳しいのか知らないが
ModelSimでもVerilogの$readmemhとか$writememhとかみたいな便利なものは無い
まあ大規模なものがVerilogで記述されてる実績を見ても
そんなに心配することでもなかろうに

std_logic_vectorとか、いろいろ長くてイヤw

　　　　　　　　　 ＿＿＿＿＿＿＿
　　　　　　　　／＼ ⌒ヽ≡≡≡≡＼
　　　　　 　／　((　　 |A D A|;;;;;∵. ... ＼　
　　　　　／◇＼／￣￣￣￣￣＼／◇.＼　　
　　　 ／ 　　＼ ＼____|| | | ||____／／ 　 　 ＼
　　／　 //／￣／￣￣V￣￣ ＼￣＼// 　 ＼
　　￣￣￣　 　 ＼ ≡||□||≡　／　 　 ￣￣￣

目次読んだときはワクワクしてたのに、内容が薄すぎて10分で読み終わった。
書いたのソリトンウェーブの中の人っぽいから工業高校あたりの教科書になるの決まってるんじゃない？

>>31
だけど、タイプ量多いよね
しかも、なぜかstdは、standardとフルで打たないんだよね

>>36
だからこんなに高いのか

>>36
>内容が薄すぎて
先輩風ビュービューの、少しだけできるから天狗になっている、そんなお前には
そう感じるかも知れない。が、初心者は、それを読み解くのに3ヶ月とかかかるんだ。
お前にだって、そういう時期があっただろう。黙って見てろ。

ｽﾚﾁ ｽﾏｿ
>>34 >>37
std_logic_vectorは、言語仕様でなくてライブラリなんだけど…。
Ada/VHDLはタイプオーバーロード出来るからね。
嫌ならライブラリを直せばslvとか、短く出来るよ。

その他タイプ量が多いのは事実だけど、あれ、Adaが英文として自然な方向に設計された為。
ウロ覚えだけど、電話でコードをしゃべるテストをして、プログラミング言語の中で一番正しく伝わったのがAdaだった逸話があるんだって。
それだけ、Adaは英語圏の人には自然な文法になってるんだってさ。

電話で伝えるためのbegin endだったか。
もういいかげん{}にしてくれよ…

激しく同意

Verilogの、//や/*のコメント表記は、柔軟性があって好きだ

>>41
> もういいかげん{}にしてくれよ…
それ、初期のAlgol系からブランチした言語群のふる〜い仕様。
Cとかもそうで、未だにひきずってるw

Cのどこにbegin endがあるんだ？
一度自分の知識が根拠のない神話にどれだけ染められてるか確認したほうがいいと思う。

>>44
お前はCより日本語を勉強したほうがいいと思う。

>>44
C言語は系統的にAlgol60→CPL→BCPL→B→Cなんだけど、begin〜endと{}とは同じブロック文。

BCPLでは「$( 〜 $)」だった。
CPLは文献が失われて知らない。
Algol60では「begin 〜 end」。
こんな訳で、元を辿れば「begin 〜 end」のブロック文。

俺が言うことより、大学のせんせいの言うことを信じるかな?
ttp://www.edu.cc.uec.ac.jp/ee/ip/c_lang/pas-c-ex.html

そんな訳でbegin endや{}はブロック文を示すもの。
　C : if (…) {…} else {…}

でも、比較的新しい研究成果を元にしているAda/VHDLは
　VHDL : if … then … else … end

と、ブロック文である事を明示的に示さなくても良い様に改良されている。
でも古いところから分岐したVerilogは、
　Verilog: if (…) begin … end else begin … end

と、ブロック文が残っている(← Verilogの話しに戻したw)

それと、俺は>>45ではないから。

CQの販売ページを見ると、18600円?のタイプは、在庫僅少になってる。
俺は5040円のを買ったけど、18600円のフルセットを買った人はいないのか?

>>46
授業資料に書いてある「歴史」なんてのはたいていあやしい。

きちんとした考察を読め。
http://www.lbm.go.jp/toda/comp/corigin.html

>>49
例えば、Ｂ言語やＣ言語の顕著な特徴である「視覚的表現」が、これに該当する。 典型的なのは、ブロックの区切りに「begin」「end」というキーワードではなく、 括弧記号「{ }」を用いたことであろう。

>>49
つうことで、ブロック文であることがここにも書かれているが?
ところでいい加減スレチだから、よそに行けよ。

DE0にサウンド出力とSRAMさえ載ってればもっと色々できるのに。
あ、それDE1だわ
SRAM→内部BlockRAM、サウンド→1bitΔΣ出力で我慢するか…

それで充分じゃんか。

nanoの俺はどうすればいい？

>>52
少し高いけどDE1の方がいいかもね
>>54
nanoはmicroSDスロットを何故付けなかったし

本買った。実際にDE0で試して見た。NIOS IIも本の通りやってみた。確かに動いた。
けど、NIOS IIについての記述がもっと欲しい。FLASHに書き込む方法とか、デバッグの方法とか。
何か良い本は無いでしょうか?
明日、町の本屋まで行くので、ぜひ買ってきたいです。

わかったことは、SOPCビルダーで機能を選んだら、FPGAによるマイコンが完成し、
あとはマイコンソフトをゴリゴリ作るということ。
ただし、マイコンソフトのコンパイルが、とても長くて、やってられないこと。
PCが止まってしまったかと思うくらい長時間。

＞マイコンソフトのコンパイルが、とても長くて

論理合成とC言語のコンパイルどちらでしょう
論理合成なら一回キリですし長くても耐えられそうですけど、
C言語のコンパイルが長かったりしたら問題ですね。

JTAG-UARTってどれくらいの速度出るんだろう
シリアルが230Kbpsとしたら1Mbpsくらい出るかな？
SOPC Builderで作れるかな

スケマライブラリのmuxplus2にある21muxって
セレクト端子が1のときAで0のときBという変態仕様なんでしょうか？

自己解決。
一生懸命リファレンスを探していたけど、
OpenDesignFileで等価回路を参照できたのね

FPGAのRAM上に転送して実行させ、電源を切れば忘れてしまうファイルは、
xxx.sof (SRAM Object File)だと思いますが、FlashROMの中に書き込んで、
電源off後でも、起動できるファイルは、どのような拡張子でしょうか?
xxx.mcsとかを探したのですが、見つかりません。xxx.bitファイルも見つかりま
せんでした。

あと、ASCデバイスとは、何でしょうか?　ALTERA Sxxxx Cxxx の略でしょうか。

よろしくお願いします。

拡張子はjic
ファイルメニューのconvertprogramfileでsofを入れ込んで作るんだけど、
ここらへんは公式HPのビデオ見るのが早いかな。

>>61
pofとかjitとか、色々あるよ。

http://www.altera.co.jp/literature/manual/intro_to_quartus2_j.pdf

のP183辺りですかね。

ありがとうございます。さっきからずっと、pofを探しているのですが、
一向にに見つかりません。ALTERAのページには、sofと同時にpofも生成される、
とあるので、フルコンパイル(CTRL+L)を実行しているのですが。
Programmerで、modeをASにすると「何かが足りないから、このモードはできないよ」
と言われます。
DE0にはEPCS4というconfig ROMが載っているので、それに書き込めば、
電源起動時に読んでくれると思うのです。

>>62, 63, 64
ありがとうございます。明日、試してみます。
ファイルの拡張子がたくさんあって、覚えきれません。
jamとかは、まるでプリンターのjamのよう。

連投すみません。
CQの本で勉強していますが、RAM上で動かす方法だけしか書かれていないように思います。
RUN←→PROG SWは、常にRUN側にして置いてください、って書かれています。
PROG側にしないとASモードは使えないと思うです。
Programmerについては、Xのほうがわかりやすいと思うのですが、どうでしょう。

そこらへんは構成と利便性の兼ね合いだから何とも言えない
DE0ではコンフィギュROMがJTAGに繋がっていないので、
デバイス経由での書き込みになってるからややこしい。

>>66
> CQの本で勉強していますが、
それでは…。
Alteraは意外に日本語ドキュメントを用意しているから、そっちを見たほうが早いよ。

Alteraは日本語音声とスライドのオンライントレーニングもあるてら

Nios II Software Tools for Eclipseって
QuartusIIをインストールしただけじゃ使えないんですか？
Nios II エンベデッド・デザイン・スイート（EDS）も
インストールする必要があるとか

名前的にスイートの方を入れるべきだな

Nios II エンベデッド・デザイン・スイート（EDS）インストールしたら
Nios II Software Tools for Eclipseが使えるようになりました。

>>65,66
pof自体は生成されていますか？
私もあまり自信がないのですが、cpnfigDeviceの中のUse configuration devceを
EPCS4にすると、pofが生成できるようですが。

初心者にとっては開発環境を整備するだけでも難しく感じるね。最近de0-nanoを試したくてＰＣに
開発ツールをインストールしたのだけど、ちょっと悩んだところを書いとく。
インストールするべきソフトは「QuartusII」と「NiosII_EDS」、それぞれ別々にインストールする
必要がある。解説によっては「NiosII_EDS」の代わりに「NiosII_IDE」で説明されていることもあるけど
前者は後者の後継にあたる新しいバージョン、NiosII_EDSをインストールするとNiosII_IDEも同時に
インストールされる。もしIDEの方を使いたいという場合はウィンドウズのスタートメニューから起動する
必要がある。QuartusIIとNiosII_EDSはデフォルトのインストールでデスクトップにアイコンができたかな。
開発には他に「SOPC Builder」と「Programmer」を使うことになるけどこれらはQuartusIIをインストールすると
同時にセットアップされる。de0-nano買ったばかりだけどde0の方がよかったかな？

>>74
同士よ〜
nanoはスイッチが直接操作できないのが面倒でならんｗ

FPGAでもmbedみたいな開発環境がクラウドになっているのがあれば面白いのにね。
チップ限定でも良いから

>開発環境がクラウド

それらしき物を発見
ttp://zone.ni.com/devzone/cda/tut/p/id/11917

あんまり盛り上がってないみたいだね

何気に>>56氏が「何か良い本は無いでしょうか?」と、総評を書いてしまっているしな。
本屋で本を手にとってないけど、>>56を読んで買う程の本ではなさそうとオモタ。

ソリトンシステムとDE0を販売しているソリトンウェーブって、関係ないのかな?
ソリトンシステムの林氏がディジタルデザインテクノロジ誌に寄稿した、FMラジオの記事。
あれのDE0移植版のハードでも提供されれば面白かっただろうに。

とりあえず、本を一通りやったらZet processorで遊ぶのがいいよ。
　Zet processor
　　ttp://zet.aluzina.org/index.php/Zet_processor
　　Zet processor is an open implementation of the so widely used IA-32 architecture (generally called x86).
ｖ1.2からDE0をサポートしたし、ただのFPGA基板がクラッシックなパソコンに変身するのも面白いし。

どういうレベルのひとがＤＥ０とかスレタイの本とか買うのだろう？
始めてＦＰＧＡにさわる初心者ならかって損はなさそうかなとは思う。アマゾンにも
カスタマーレビューが一件アップされてるね。
しかしＦＰＧＡって面白いのにマイコンに比べて情報が少ないな。開発ツールに依存する
部分も多くて古い記事ではこれから始める初心者にはあんまり役に立たなかったり。
ＮｉｏｓＩＩのソフトウェアのコンパイル時間は自分のパソコン環境では最初のビルドでは
１分くらい、２度目からは２０秒くらいかな。汎用マイコンのに比べれば遅いね。

全角でべたべた書き殴ったあげくに上げんなゴキブリ野郎。ぶち殺すぞ

こっちにも落ち武者現れたかｗｗｗ
死ねばいいのに。

>>67

いやマニュアル通りにやれば問題ないと思うけど。　どこがややこしいのか判らん。

コンフィグＲＯＭに直接書けないと嫌だというだけなんだろうか？

コンフィギュに直接書けないからXに比べて直感的でなくなってる罠

アルテラの開発ツールについての質問です。
.sofファイルと.elfファイルをツールを起動せずにターゲットにダウンロードするための
バッチファイルを作りたい。ファイル名はtest.sofとtest.elfでc:\の下にコピーされています。

@path c:\altera\10.1sp1\quartus\bin;
@echo off
@ set SOPC_BUILDER_PATH=%SOPC_KIT_NIOS2%+%SOPC_BUILDER_PATH%
@ quartus_pgm -m jtag -c USB-Blaster[USB-0] -o "p;test.sof"

バッチファイル内にこのような記述をすると.sofファイルはダウンロードできます。
.elfをダウンロードするにはどのように記述すればいいのでしょう？

Nios2インストールフォルダにあるNios II Command Shell gcc3.batを実行してその中で
nios2-download c:/test.elf -g -r
と入力するとダウンロードできるのは確認できています。
これをバッチファイルで処理したいと言うことです。

いちいち上げるな知障

上げときますね♪

僕も上げときます。

教えてくれるまでage

age

シュミレーションは、やった方がよいでしょうか

しなくともよい。
ただ、問題が発生してすることになるだろうけどw

それと、シュミレーションではなくシミュレーションな。

了解しました。
ISim使ってみます。ありがとうございました。

DE0のフラッシュROMに書き込む方法、
というか、電源onで自起動するようにしたいのですが、
どのようにすれはよいのでしょうか。
先日発売のCQの本には、最後が端折ってあって、わからないです

わたしもまだやったことないんだけど、想像では
スイッチをPROGにして、de0の電源入れて、asモードで
書き込めばいいような気がするんだけど、あってますか?

あってないような気がするんだけど、あってますか?

やってみればわかるだろ

どうせならみんなでCPUとか作ってみよーぜ

>>99
>>79

DE0対応で新たな書籍がでたね。

FPGAボードで学ぶ組込みシステム開発入門 〜Altera編
ttp://gihyo.jp/book/2011/978-4-7741-4839-7

買ってみようかね

de0-nanoに対応したこの手の本がでないね。
ＦＰＧＡ自体の経験はほとんどないのでカウンタやデコーダといった基本機能ではなく、
ＳＰＩ通信モジュールやメモリコントローラといった応用機能を実現するための手順が
具体的に解説してあるような書籍があったらいいんだけどね。
今のところＮＩＯＳは普通に使えているしＳＤＲＡＭも組み込めている状態なので、
アマゾンの読者レビュー見る限り必要ないかなとも思えるし。
この書籍ではＦＰＧＡのどんな機能モジュールを作っているのだろうか？

>>103
MegaWizardを起動するだけの希ガス

>>101
田舎ではそんな本は本屋に並ばないから立ち読みできない、orz

>>102
買ったら感想よろしく

データはリンク先のサイトから普通にダウンロードできるみたい。
解説読まないと意味ないと思うけど。

>>106
それ見た感じだと、nios2で色々したい人はよさそうな感じはするけど。
自分にとって良い本・買うに値する本なのかどうか解らず

後からするから後悔と言うのだ。
まずは買って、ハズレだったら後で好きなだけ悔やめばいいさ。

>>101
この本は素晴らしいぞ。
自作IPにAvalonバスをつけてSOPC Builderに組み込む方法や
DE0でuClinuxを動作させて、ドライバを組む方法まで書かれている。

参考文献に、THE AVALON M@STER の人のもあるのかー。

〜の部屋の人も自分ところが参考文献になってるって
ブログでびっくらこいてたな。

amazon で何時のまにやら在庫６。
明日、明後日くらいで捌けそうだ。

俺も注文してみた

FPGAボードで学ぶ組込みシステム開発入門 〜Altera編
http://gihyo.jp/book/2011/978-4-7741-4839-7

これめちゃくちゃすばらしいな

今日買って今読んでる
まだ1章だが、良さそうな雰囲気

>>114、>>115
もう少し具体的に書いて。著作権に触れない範囲で。
THE AVALON M@STER　が参考文献になってるそうだけどアバロン・スレーブの自作について
FPGAボードで学ぶ組込みシステム開発入門 〜Altera編 とどちらが詳しくかつ分かりやすいのだろうか？

あと２冊。

あと1冊

ポチったら無くなった
ホントに厳密に在庫管理してるのね

な〜んか、著者の自作自演臭がプンプンするスレだな

消化に大分時間掛かったな、
このスレ見た奴しか買ってないのかｗ

CQのDE0の本ってなんであんなに高いんだ
5000円の価値なんてあるのか?

>>121
これがセミナーの教科書だったら5千円程度は妥当だけど。
と言うか、セミナーの参加費用としては安い方だな、5000円。

しかし、本としてはあの内容では5000円は確かに高い。

まあ、17章あたりまでしか読んでいないので最後まで読み終えると評価も変わるかも知れないが。

目安として、コピー代金と比較して安ければお買い得。

コピー先が紙媒体でなくHDDなら全て割高になってしまうなｗ

わけがわかんないよ

>>124
目安だから、本当にコピーしたらいかんぜよw

ダウンロードすれば金はかからな(ｹﾞﾎｹﾞﾎ

今はマスター(紙本)をコピーして端末でいつでもどこでも読めるようにするのが普通だろ
本、音楽、ビデオでこれやっていない奴って低脳じゃないか

わざわざ自炊しなくてもCD-ROM版買えばいいじゃないか

読み終えた。
これを読んで得する人は

・Verilogについてほとんど知らない
・Verilogについてはある程度は知っているがFPGAはいじった事がない

のどちらかに該当する人だなあ。

該当者以外は読んでも暇つぶしや娯楽以上の意味はないと思う。

>>130
自己紹介乙

ようやくねんがんのuClinuxが動作させられた。
uClinuxのクロスコンパイル環境を整えるのがめんどかったわ。
それにしてもこの本ってLinuxの使い方についてはまったく説明なしなのなｗｗ
UNIX系OS使った事のないやつはuClinuxの章を見てもつまづくだろうから、
本書で紹介されてるVMware+ubuntuの組み合わせで
Linuxについて勉強してみるのがおすすめ。

windows系を動かす例を見かけないがなぜなんだろうね？
uClinuxを動かせたらどんなことができるの？

Windowsフォン用のソースが格安で入手できるならやる人居そう、
PC用のOSはNIOS2じゃ厳しいでしょうね。

>>131
反応早いねｗ

内容について具体的に言えば、17章までは2進数やらブール代数やらのとても簡単な解説と簡単な回路の作成などが行われ、18章からはそれまでよりも少し手の込んだ回路を作成している。

Verilogほとんど知らないと言う人は18章あたりから苦労するかも。

後、本書の冒頭でも書いてあったかVerilogの文法書ではないので、例えばテストベンチに関しては巻末あたりで簡単に触れているだけ。

NIOS2の実装に触れている章はNIOS未経験者にとって手ほどきになると思う。
でも、その次の章に書かれているNIOS上で動くCプログラムの作成についての記事はサンプルコードを用いたツールの使い方の解説なので、実際のプログラミングしている内容を期待したら失望する。

>>135は何の本について語ってるんだ？
CQのDE0の本?
FPGAボードで学ぶ組込みシステム開発入門 〜Altera編?

>>136
CQのDE0の本。

「FPGAボードで学ぶ組込みシステム開発入門 Altera編」はまだ読んでいない。
もう少ししたら読む予定。

DE0基板を使ってのVerilog初心者講習会を１２月１１日（日）に
やります。Verilogの初心者の方で興味のある方はぜひ
ご参加ください。
http://atnd.org/events/21474

CQのDE本 139ページ StopWatchのところ
リスト18-1 StopWatch.v 下から３行目
assign ss_nreset=btn[1] | ~cout[3];
というのは
assign ss_nreset=btn[1] & ~cout[3];
が正しいと思うが（134ページの説明のように動作するには）、
この１行をCQに連絡するのにあんまり手続きがややこしいので
ここに投げときます。
ダウンロードできるサンプルも間違っているので要注意。
＃decorder だの decriment だのスペルミスがやたら多いのはご愛嬌ｗ

典型的なドカタの仕事だな
これが普通が今の電子産業だからな

// start/stop FF reset signal
// assign ss_nreset = btn[1] | ~cout[3]; <- wrong
// A. push btn1: btn[1] == L
// B. set carry3: cout[3] == H
// ss_nreset is L-active.
// "not (A or B)" is correct condition.
// assign ss_nreset = ~ ( ~btn[1] | cout[3]);
assign ss_nreset = btn[1] & ~cout[3];

CQのDE本 151ページからのDigitalWatch
このまま打ち込むと　Button2/Button1を押して
時／分を直そうとすると　ボタンを押し続けると
1/10秒のスピードでカウントアップされていく
わけだが　となりの分／字のほうもつられて1秒
ごとにカウントアップされてしまう
どこを直せばいいか見つけましょう　ってのは
ちょうど学生の練習問題に都合がよさそうだけど
たぶんわざとじゃなんだろうなあ

答えはCMのあとで　直す場所は156ページの２行

次号を買えってことだよ、恥ずかしい(ry

// carry in
// 時間調整中はカウントを止める
assign cin[0] = (clkinh == 1'b0)? 1'b1: 1'b0;
// これでは分／時調整をしているときに，時／分が１秒単位で動いてしまう．
// assign cin[1] = (clkinh == 1'b0)? cout[0]: 1'b1;
// assign cin[2] = (clkinh == 1'b0)? cout[1]: 1'b1;
assign cin[1] = (btn[1] == 1'b0)? 1'b1: cout[0];
// 分を調整しているときに時が動かないようにしないといけない
assign cin[2] = (btn[2] == 1'b0)? 1'b1: ((btn[1] == 1'b0)? 1'b0: cout[1]);

電波テロ装置の戦争(始)エンジニアさん参加願います公安はサリンオウム信者の子供を40歳まで社会から隔離している
オウム信者が地方で現在も潜伏している
それは新興宗教を配下としている公安の仕事だ
発案で盗聴器を開発したら霊魂が寄って呼ぶ来た
<電波憑依>
スピリチャル全否定なら江原三輪氏、高橋佳子大川隆法氏は、幻聴で強制入院矛盾する日本宗教と精神科
<コードレス盗聴>
2004既に国民20%被害250〜700台数中国工作員3〜7000万円2005ソウルコピー2010ソウルイン医者アカギ絡む<盗聴証拠>
今年５月に日本の警視庁防課は被害者SDカード15分を保持した有る国民に出せ!!<創価幹部>
キタオカ1962年東北生は二十代で2人の女性をレイプ殺害して入信した創価本尊はこれだけで潰せる<<<韓国工作員鸛<<<創価公明党 <テロ装置>>東芝部品)>>ヤクザ<宗教<同和<<公安<<魂複<<官憲>日本終Googl検索

>>140
ごりごりコード書くのがドカタってこと？製造業はどれもドカタ的な辛さはあるだろ。

そこは、ドカタ的な楽しさと

各段の創意工夫もなく決まったルーティンで時間とお金を交換していくのがドカタ。

ドカタは定時で帰れるんだぜ、いいだろ

LSI設計もドカタって…IT産業は全部ドカタですか

低賃金で労働を強制されてる奴はドカタだね

まずは、ドカタの定義から始めようか。

まずは、ドカタの定義から始めようか。

なんか変な現象が起こった

トリ生みさんがTorilog HDL作るんだー！って息巻いてたよ。頑張ってくれ。

バカじゃねーの

なんでバカなんだよ。
立派なもんじゃないか。
何もトライしないで、人をバカ呼ばわりする>>156のほうが、よほどバカだと思う。

いまあるHDLはどれもデザインが微妙だからな

東海大の清水先生とかも独自HDL作ってらっしゃるし

バカじゃねーの

に同意。

159 = 156 ですね。

いや、純粋に同意しただけだけど？
独自HDLなんて暇人やなぁと。

独自HDLっていうけどなぁ、Verilogだって、元は独自だったんだぜ。
PARTHENONみたいに全然使われないのも多いけどな。
システムCだって各社バラバラだし。

個人的には、Verilog をもっと機能縮小したサブセットを作るべきだと思う。
信号強度だけで13種類とかあるからシミュレーションに時間が掛かりすぎ。

減らした分だけ早くなる確証はあるのか？

？
Verilogの信号強度は4種類のはずだが？
VHDLと勘違いしてるんじゃ…

縮小されたセットが明確にされてないこともあって
縮小されたセットを使わされてることに気付いてない164のようなのもいるわけだ。

ほとんど使ってない奴はそもそもサポートしてなかったりで
なくなっても速くはならんと思うが >162

VCSやNCは、全部サポートしてるだろ・・・

遅いんだよ。

速いかどうかはともかく、サポートされている(かもしれない)範囲が曖昧ってのはいいことじゃない。
全部サポートされてないのが当たり前という状況なら、サブセットをきっちり定義すべき。

>>164
> VHDLと勘違いしてるんじゃ…
std_logicの事言っているんだろうが、それはVHDLそのものではない。
単なるライブラリ。

>>166
信号強度が多種あるとシミュレーションが遅くなる根拠を説明してくれ。

普通に考えて、
1信号が占めるメモリ量（or ファイル容量）が
増えるのでシミュレーション遅くなるよね。

演算パターンも増えるしね。

>>171
それがアホの発想なんじゃね

>>172
画面に表示するパターンも増えるしね。

>>169
テストベンチを記述する手間も増えるしね。

>>173
画面表示は、HLZXしかないような・・・

あけましておめでとう。

今年もDE0でがんばろう!!

久々にいじったらボタン接触不良じゃねーか。
錆びたのかな。

ハンダ付けのリハビリも兼ねて自分で修理。

面実装品の取り外しは勘弁してくれ

>>177
窓の近くに置いてなかったか？
この時期、電子機器は窓から遠ざけること。
特にボードとか剥き出しで、結露の影響受けやすいかもな。

いや、別に結露するような保存はしてなかったけどなぁ
スイッチが安物なんじゃないかと思ってるｗ

タクトスイッチはすぐ壊れるイメージ

毎日使うPCのマウスぐらいの頻度で、年単位で数えりゃ、そりゃすぐだが。

DE0-nanoでPWMでナイトライダーやりました、就職できますか？

デバイスの９９％使ってりゃ採用されるんじゃないかな

テラシックから、クリスマスに引き続き今度は謹賀新年のメールが来てびっくりした！
なんで今頃？と思ったら旧正月なのかぁ(今年は1/23らしい)
ていうか英語で Chinese New Year って書くと初めて知ったw
勉強になりました、ありがとう Terasic の中の人

PCM方式で16bit サンプリング周波数48kHzと同等の情報量を持たせるために
PWM方式で必要なパルス周波数とタイマー精度ってどーなるの？

SACD発売当初、CDをディジタルでPWM変換するんじゃなくCDのアナログ出力を
DSDレコーディングしてSACDとして販売してるのがあったが、これだと明らかに
情報量がCDよりスポイルされてるはずなので、がっかりした記憶がある。

オーオタきもっwww

理論的なひとつの指標としてはビットレートじゃね？

DSDってPWM作るときの時間間隔は単にサンプリング周波数単位なん？
別にタイマ回してるわけじゃないのか・・・

ビットレートなら、PCMは16bitx44.1kHzなら706kbpsなんでこの時点で
方式の違いっていうより2.8Mbpsの現行SACD仕様の情報量が多くて当然てことだよな。
PCM 24bit 192kHzなら4.6Mbpsだから、このレベルならどーよってことだけど、
PCMのサンプリング周波数ってのは、実装上上げれば上げるほどノイズフロアも上昇するので、
単純に品質向上するわけじゃないんだけどDSDも同じ問題があると思うんだが？

そもそもDSDはPWMじゃなくPDMじゃね？

wikiの正確さの問題はあるが、
この波形はとうみてもPWMなんだが。

http://en.wikipedia.org/wiki/File:PCM-vs-DSD.svg

ああわかった。
>>191おまえしょーもないちゃちゃ入れるなや。
密度でも、ibitのパルス時間幅単位のwidthでもいっしょだろが。

>>192
PWMとPDMがそんな図で見分けつくわけなかろう

ハァ？
bit 数がwidthになってるんだから。密度と言おうが、幅と言おうが同じだろうが。アホかい。

PWMじゃなくてΔΣDACなんじゃないの？

>bit 数がwidthになってるんだから。

誤差拡散とか分からないのかねぇｗｗｗ

幅が狭い＝密度が高い


　と思っているミトコンドリアが約一匹

>>198
全く逆だろその解釈。フィルタは積分器だろが。
つまり、単位時間の積分結果が電圧値と比例関係になるためには

1の長さ = 密度

でなければならない
出現頻度が言葉通りの密度と思ってるアホがお前

>>199
それがPDMなんじゃね？

FPGAボードで学ぶ組込みシステム開発入門 〜Altera編

これ購入してDE0でサンプル試してるんだけど、NIOS 2 EDSから
Debugとすると、Downloading ELF Process failed ってメッセージが出てきて
なにも実行できん・・・。

そうですか
CQ出版と著者にこらーっって連絡した？

SW[9]の状態で、この現象が発生するみたい。
SW[9]の状態を切り替えると、この現象が発生しなくなった。

>>203
Quatusでの作業のPin配置指定が間違ってるんじゃないの？
SW[9]に接続されてるポートがリセットになってるとか、
CLKになってるとか、
そんなミスじゃね？

>>201
DE0専用の書籍のほうがいいかも。
5000円もするけどこれなんかどうかな。見たときないから知らんけど。
http://shop.cqpub.co.jp/hanbai/books/31/31371.html

ただで済ませるならこの辺とか。
http://blog.goo.ne.jp/sim00/e/8e1fc436d1e29a6decc20f8256adb914
http://www.geocities.jp/jy6jf3hg5t/nios/index.html

>>201
その本の77ページをよく見てみよう

>>204
>>205
>>206
ありがとうございます。
”SW[9]はリセットです”とかかれてありました。見逃してました。

あげときます

もうすぐ1年だね。

1年過ぎたね。

アルテラのFPGAって、LVDSができるピンが限定されているんですか?
Xilinxは、どのピンでもLVDSできるのですが。

>211
どちらも使用できるピン（ペア）は決まっているお。
基板内だったら直接接続する事はあるけど、外部と接続するなら普通はバッファICを使うのが吉。

Cyclone3はTOPとBOTTOMは外部に
抵抗つけないとLVDSとして使えなかったはず。

でも、FPGA直結だとESD耐性ないんだもんな。
IOピン壊れたら基板使い物にならなくなる。

Xilinx使いだけど、
最初にALTERAのFPGAを見たとき、
LVDSができないピンがあるのに驚いた。

>>212
>どちらも使用できるピン（ペア）は決まっているお。
それはそうでしょう。もともとパターンは併走してくるんだから。


>決まっているお。
〜お、って言う言い方やめた方がいいよ。
バカに見えるから。

> それはそうでしょう。もともとパターンは併走してくるんだから。

それはそう(キリッ)と言えるほど、罪の中の人も常識的な構成をしないからな…。
1,2,3,4 というピン並びで 1と3, 2と4がLVDSのペアってどうなのよ。

Alteraのピンアサインはダイでは隣同士なのに
ピンは離れているペアがあって、差動信号をアサインし難いんだよね。

ここはDE0のスレですか？

DE0買って放置してて
今日から本気だそうかと思ったら
アルテラのダウンロードページ入れないじゃん
やる気なくなったからまたしばらく放置だわ

旧Ver でよければ付属のCDがあるじゃん。

DE0とソリトンの拡張キット普通に買うのと、
ヤフオクなりでDE2買うのどっちがいいかね

Alteraって、LVDSの終端抵抗を内蔵してて、
ツール設定で有効/向こうできるFPGAってありますか?

DE0　が　昨日届いた。
プロセッサ作ってみようと思ってる。
GWから着手しようかな。

■http://rfi.a.la9.jp/hn203/kb/kb-main3.html
　
　http://homepage2.nifty.com/e-d-a/hn203/ansec/animal.html

↓な私ですが、Nios II のマイコンを動かすのは、難しいでしょうか?
・Xilinx ISE、Spartan6なら何度か使ってHDLも書いて、動かしています。
・Quartus、Cyclone、など、ALTERA関係は、一切使ったことありません。
・ALTERA FPGAの用語も、ほとんどわかりません。

難しいと思うよ

FPGAボードで学ぶ組込みシステム開発入門 Altera編
読んでみそ 使用ツールが古くなりかけてるけど操作手順まで書かれている

>>224
本買う前にWeb見てできそうか決めるといいかも。
http://www.geocities.jp/jy6jf3hg5t/nios/Html/4x2x1DrawCircuit.html
http://www.geocities.jp/jy6jf3hg5t/nios/Html/4x2x2xCoding.html

>>227

227 みたいなWeb見るくらいなら、 とりあえず本を手配して斜め読みしたほうが良いよ。
電子書籍とかもあるので、とりあえず買っちゃってから、中身を見る。

ただ、ツールの使い勝手みたいなのは試してみないと分からないし、
ハマると大量に時間がかかる。

で、そういう情報は、Webとか２ｃｈから情報集める。

>で、そういう情報は、Webとか２ｃｈから情報集める。
仕事の疑問を聞いてもいいですか?

>>229
> 仕事の疑問を聞いてもいいですか?

機密保持とかを破らない範囲で、聞くのはOK!

日本の大手企業は公知の技術でさえ、機密保持にしたがるけど。

　　　　 ...|￣￣ |
　　　／:::|　　___|
　　/::::＿|＿＿_|＿
　　||:::::::（　・∀・）　　　 DE0 CV はまだかね？
　　||::／ <ヽ∞/>＼　 　
　　||::|　　 <ヽ/>.-　|　　
＿..||::|　　 o　　o　...|_ξ
＼　　＼＿_(久)__／＿＼
.||.i＼　　　　　　　　､__ﾉﾌ ＼
.||ヽ .i＼　_ __ ＿＿＿＿ __ _.＼
.||　ﾞヽ i　　　 ﾊ i　ﾊ i　ﾊ i　ﾊ　|
.||　　 ﾞ|i〜^~^〜^~^〜^~^〜|i~