【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel 15

前スレが
「なかなか復旧しないので、その14として建て直しました。」
なので 15 です。

今をときめく半導体、FPGA、CPLDのスレです。

雑誌の付録にも付くようになり、その名を良く知られるようになりました。
20年も前からやっている超ベテランも、こないだから始めたビギナーも、
仲良く情報交換しましょう。

FPGAを使って300円液晶に絵を出したとか、昔ながらのゲームを作ったとか
ネギを振らせたとか、例の楽器を作ったとかの製作談もお待ちしてます。

その他、FPGA関係の話題なら、何〜んでもどうぞ。
雑談も歓迎です。ハメを外さない範囲でご自由にどうぞ。

さあ君も　レッツ F・P・G・A !!

Xilinx　http://japan.xilinx.com/
ALTERA　http://www.altera.co.jp/
Lattice http://www.latticesemi.co.jp/products/cpldspld/index.cfm?source=topnav
Actel　 http://www.actel.com/intl/japan/

2 774ワット発電中さん [sage] 2010/09/18(土) 07:02:27 ID:czVFjeM+ Be:
CPU(8051/Cortex-M3）が入っちゃってるけどPSoC3/5も仲間に加えてやってくだされ
Verilogで書けますんで。

12 10 [sage] 2010/09/21(火) 01:11:12 ID:cRb4Pzwf Be:
>>11
個人的にISE8.1のときが一番ひどかったような気がする。
何度プロジェクト壊されたことか･･･。

といってもISE6〜10しか使ってないけど。
以降はAに浮気中なのでXはあまり使ってない。

もうすぐXのModelSIMサポートなくなるので
ISimの使い方勉強しなきゃ。

16 774ワット発電中さん [sage] 2010/09/22(水) 04:57:16 ID:iPSEg2V3 Be:
>ISimの使い方勉強しなきゃ。

これは酷い。ほんとにひどい。使い物にならないと思うよ。
ModelSIMがなくなるとシミュレーションはどうするのよ。やっぱり買えって
はなしなのかな。

19 10 [sage] 2010/09/23(木) 01:32:48 ID:9omggZ48 Be:
>>16

ISE11以降のISimは波形入力じゃなくて
テストベンチ入力になってるんで、最悪な状態ではないはず（多分）

あとVHDLとVerilog混在OK、SecureIPサポートしてると聞いた。
（ModelSimXEではサポートしてなかった）

使い勝手は実際に使ってみないと分からないけど。

20 774ワット発電中さん [sage] 2010/09/25(土) 08:57:57 ID:bnFpAWK4 Be:
＞１９
　俺もその「まさか」とか「たぶん」でしばらく取り組んではみたんだが、
たぶん、相変わらず酷いものだとおもうよ。変わらないと思う。たぶん。
モデルシムを使ったら、使い物にならんと思う。

47 774ワット発電中さん [sage] 2010/10/06(水) 19:46:50 ID:8BzEbVXA Be:
http://shop.trenz-electronic.de/catalog/product_info.php?products_id=630

ドイツ製だけど、Spa3E-500で電源は5V、IOも5V入出力可
コンフィグはSPIフラッシュ32Mbit

コレでたったのEU49.00だけど、敵うの作れる？

スパルたん

>>5
載ってるのはコレか。

ttp://search.digikey.com/scripts/DkSearch/dksus.dll?Detail&name=XC3S500E-4VQG100C-ND

1ユーロ≒116円として、×50で5800円くらいか。　まぁ、ロットで流す数が
まとまれば、薄利多売覚悟なら出せなくはない。

んが、スイッチサイエンスみたいに、『評価用サンプルをタダでよこせ、ウチの
利益は30%貰いマス』ってな流通を通したら、間違いなく赤字だろうねぇ。

前スレの1000は、100万円のFPGAボード買ったのかなぁ…

>>8
単位は円とは限定していなかったぞ。100万ジンバブエドルとか。

>>9
http://finance.yahoo.com/q/bc?s=ZWDJPY=X&t=5d&l=off&z=l&q=l&c=
そんなにバカにした金額にはならんぜ

>>9
漢ならユーロかポンドで
スイスフランもいいかなぁ

買ったらうpしろよｗ＞前スレ>>1000

1000の人にはぜひtabulaの3DFPGAの開発キットを買って欲しいｗ
ttp://www.eetimes.com/electronics-products/electronic-product-reviews/fpga-pld-products/4213176/New-development-kit-for-Tabula-s-ABAX-3D-FPGAs

教えてください。

FPGAにDDS(発振器回路)を作り込んで、
外部のシリアルDAでアナログ波形にする場合です。

例えば、1波形を360点で構成、D/Aには32clock必要とすると、
20kHzの正弦波を作るときは、20kHz×360×32=230.4MHzのFPGA内部clockが必要、
このclockは、FPGA内部のDCMで逓倍して作る、という理解は正しいでしょうか?

さすがに全回路230MHzで駆動するのはきついでしょう。

システムクロックは 20kHz×360=7.2MHz として
シリアルDACに出力するSER部分だけ 7.2MHz×32=230.4MHzにすれぱいい。
これらのクロックはもちろんDCMで逓倍して作る。

>>15
ありがとうございます。
ということは、FPGA(DDS)→シリアルD/Aという構成よりも
1) FPGA(DDS)→パラレル接続D/Aを使用する
2) FPGA→(SPI)→外部のDDS IC
などのほうが、お利口さんということでしょうか?

何故FPGA内で完結しないw

>>17
ＦＰＧＡ内部でＤ／Ａがつくれないからだろう。

そうなんです。
D/Aが入っているデバイスがあれば問題は無いんですが、
それも無理っぽいです

ΔΣDACでいいんじゃね？

20kHzの１周期360点じゃ、7.2MHz。ビデオDAC並みだな。

>>20
専用ＩＣでよく聞く名称だね。ＦＰＧＡにその方式のＤＡ変換回路は組み込めるの？
一般にはみんなＤＡだけは外付けしてるようだけど。

>>22
http://www.xilinx.com/support/documentation/application_notes/xapp154.pdf

これもだな。
ttp://www.nahitech.com/nahitafu/np1003hp/hasic/hasic.html

Alteraにもあるてら？

ロジックで組めばいいだろｗ

てか精度と振幅はどの程度欲しいんだ

会社ドロップアウトさせられて、

ＦＰＧＡのＶＨＤＬの就職先探しているが。本当にない。

求められるのは、ＣＰＵでＣ言語できるか・・・・ばっかり。そりゃ学生時代と電子工作で遊んでいたからできるけど。。。。実務は。。

>>28
電子工作．．．と実務．．．の具体的なギャップは何？
ＦＰＧＡよりマイコンが使えたほうが重宝されるんだ。ＦＰＧＡの方が技術レベル高そうだけど。
電子工作でＣやってるなら仕事でＦＰＧＡやってるくらいだから何とでもなりそうだけどな。

>>29
速レスサンクス

たぶん、ＶＨＤＬでここまでできますよと説明できても相手が理解できてないのが問題かも。
派遣会社だと、そういうキーワードでいくと、実は仕事がないか、先方の要求レベルが高くて（要求が狭いｗ）
組み込み系の案件を紹介される。
ＣＰＬＤレベルで、同じXilinxですからとか。
もうバカかとアホかと。

なんだかなーと思いますよ。
就職できないのは、私の人格に問題があるともいえますが（笑）

純粋にＦＰＧＡ上の開発って言うのがほとんどなくて、回路設計とか基盤設計を要求される。
それは趣味レベルなので、もう趣味でﾅﾆｶ作ろうかと思っているけど、失業保険でお金ないｗ

正直何ともどうにでもなるよ、と説明しても、相手がわからない。

か、３０超えているから年齢ではねられている。

マイコン鹿やってない人（会社）にとっては、ＦＰＧＡの石の大きさと、やってきた内容説明しても、わからないみたい。

FPGA使用した時のメリットの説明が 下手なんじゃないの？
そんなにFPGAが使えるなら、相手を説き伏せなきゃ。

日本語が苦手なのは伝わってきた

verilogにも慣れていた方がいいね
Cが直接出来なくてもシステムアーキの会話が
出来るスキルは必要だね
Tclは使えて欲しいな
FPGAだと活用し難いがSDCやCDC等タイミング関連の
ツールも出来れば可で
って俺が採用担当なら思うかなぁ

当方40代後半で、まだFPGAツールが高かった時代なので、PAL,GALまでしか
やってない。一応、大昔に仕事で集積規模で80286相当のASSPの開発とか
やったことはある。大半ROM/RAMでランダムロジック部はたった4Kゲート規模
だけどな。(w　まだサブミクロン以前でメタル二層も普及してなくて、ポリ
シリコン配線とか使ってた時代。

大半の企業は、FPGAを使うメリットがない。∴需要がない。

趣味レベルならともかく、FPGAベースでUSBやEthernetコントローラ、Micro
Blaze程度の低レベルなマイコン等を組んでも、性能や規格を満たしているか
どうか担保ができないし、コスト・性能的に既存の汎用マイコンに太刀打ち
できない。

頼みのASSPや画像処理向けも、市場規模さえ見込めれば、専用マイコンが
出てくる。たとえば、こんなのとか。

ttp://car.watch.impress.co.jp/docs/news/20110622_455079.html

XilinxでもAlteraでも、たとえばこれと太刀打ちできる規模のFPGAを開発
して見合うコストで代替できるの？○○研究所とかサイト立ち上げオナヌー
研究に走るならともかく、技術的に可能なことと、企業の採算ベースに乗る
かどうかの区別ができなきゃな。

まぁ、もし開発できたとしても、ソースコード貰って技術者はポイが今の
日本じゃ当たり前でそ？　FPGAが書けるだけじゃソフト屋と同じ。

そもそも派遣でFPGAってのが失敗じゃないかと思うんだけど。
FPGA知らない人に自分の仕事取ってきて貰うとかどんだけ…
その内ASICやってくださいって言われるぞ。当然貴方のリスクでｗ

まぁ回路設計できないHDL屋ではこの辺りが限界って事かな。

FPGAとかコンスタントに仕事が発生するような性格の物でもないけどな
何かしらの商品にはFPGAで作った方がコスパが良いとかなんとか偶然発生するくらいで
じゃあその商品関連で次々と作業が発生するかといえば、一度回路組んじゃえば使いまわすから不要
なんとも、FPGAのデバイス売ってる商社で回路設計も請けますよって所じゃないと仕事無いんじゃね？

原発事故の収束を図るロボットの試作を繰り返すとか需要ありそう

HDLだけってのはなぁ･･･
最低でも回路込み、出来れば基板も込みなら、30歳を少々超えてても、クチはあると思う。

とにかく若い人で回路が出来る人が全くと言っていいほど(市場に)いない。
求人しても応募してくるのはラジオ少年の成れの果てのような年代ばかり。

>>38
本当に高線量の場所には使えないがね。

年喰ってると何でダメなん？
じいさんでも仕事できりゃいいやん。

このスレも、若いのが来るとゆとりだなんだ叩いて目を摘むオヤジばかりだもんな。
しかも持ってる知識は昭和な74と4000．ラッチアップラッチアップ。
年金の掛け金払ってくれる若者育てないと自爆なのに。
大きいところにいる人は情報に不自由しないし、ベンダのAFEが対応してくれるから、、こんなスレにこないでしょう。
零細自営のさみしがり屋のおっさんが、ストレス発散かねてウダウダやってるだけ。
募集しても来ないのは、大手が囲ってるから。

年喰ってると嫌がられるのは、一般的には若い人より高給が必要とか、
上司より年上は使いにくいとか、定年まで数年しかないとかじゃね。

社員として採用じゃなく仕事外注するだけなら、じいさんでも仕事できりゃいいでしょうな。

つか、FPGA売ってるメーカー自体が回路設計請け負ってっから
底辺に来る仕事なんて無いって事じゃない？

受けられる人材もいないだろ。
かつてのメーカごとの実力値はわかってるが、今のスペックを知らない、データシートを読む自助努力もない。
そんなのばっか。沈むべくして沈んだ地盤。

>>42
ゆとり、自己紹介乙。もしかして3Ωの人？

ボランティアとか、間違った価値観を奴隷精神として植え込まれた若者が、
やれ○○は高いだの、ボッタクリだの、あげくの果ては、オープンソース
で商売の芽を摘んだり、ソフトもWinnyやShareで共有しているんだから、
そりゃあ受け皿なんてないよね。

まぁ、今の30代エンジニアの大半は、40代には介護とか未経験で別の
キャリアを選ぶしかないんじゃまいか？　もっとも、生きていればの
話だけど。

ニコ動のナントカカPとか自称「FPGAで何でもできます」ってのは、たとえば
これくらいの製品を全部コミコミで原価3000円以下、試作納期3ヶ月、量産
立ち上げ6ヶ月とかでできるの？

ttp://car.watch.impress.co.jp/docs/news/20110701_457563.html

>　46
>大半の企業は、FPGAを使うメリットがない。∴需要がない。

四の五の言わずに、STBのふた開けてみ。
PC周辺機器にもたくさん使われてるぞ。
GAL使いのロートルが、ストレス発散に来ないでほしいものだな。

> 80286相当のASSPの開発

汎用CPU相当の専用ICってなんだよｗ。
経歴も詐称だな。

>47

こんなの最近よく見るスパイカメラをエンドレス記録するようにファームいじっただけじゃないか。
あと、FPGA使うメリットまるでないんだけど。
いいから出ていけ。

プロセッサがどんどん早くなるなら全部ソフト処理でも良いんじゃない。
ハードとソフト処理をどこで分けるかはそのときの状況で決めてる。

ドライブレコーダーって、外付けのメディアに記録しても証拠能力乏しくなるだけじゃね？

妙に○○で全部できるの?とかやたら気にする人ってなんか不思議
ケースバイケースじゃん。

>>48
STBなんて使ってないし、PC周辺って具体的に何？　そんなに使われている
のに、なんで仕事がないか考えたりしないの？

エネループやゴパンが売れても、サンヨーの社員は売れない(リストラ対象)
のと同じでは？判り易く言えば用済み。

> 汎用CPU相当の専用ICってなんだよｗ。

集積度(トランジスタ数)の話ね。

で、ニコ動のナントカPとか自称「FPGAで何でもできます」ってのは、たと
えば これくらいの製品を全部コミコミで原価3000円以下、試作納期3ヶ月、
量産 立ち上げ6ヶ月とかでできるの？

ttp://car.watch.impress.co.jp/docs/news/20110701_457563.html

> PC周辺って具体的に何？　そんなに使われているのに

VideoのCODEC。規格が固まるまではASIC起こせない。

>　なんで仕事がないか考えたりしないの？

仕事ありますが。

>　エネループやゴパンが売れても、サンヨーの社員は売れない(リストラ対象)のと同じでは？

ほかに売れるものが無いからだろJK。アホか。

>判り易く言えば用済み。

それはあなた。

暇なじじいと違って、
”ニコ動のナントカP”ってのがさっぱりわからんのだが。

>コミコミで原価3000円以下、試作納期3ヶ月、量産 立ち上げ6ヶ月とかでできるの？

量産時期はFPGA関係ないだろて。何行ってんだかこのハゲ。

>> 汎用CPU相当の専用ICってなんだよｗ。
>集積度(トランジスタ数)の話ね。

だったらトランジスタ数書けよ。CPU作った風に去勢張ったな。

うわあ・・・

> VideoのCODEC。規格が固まるまではASIC起こせない。

あぁ、永遠のガラパゴス探しね。(w　もしかして年中派遣募集しているKDDI
の研究所勤務とかか？

> だったらトランジスタ数書けよ。CPU作った風に去勢張ったな。

約20万トランジスタ。パケット通信用LSIだけど、一応CPUも入ってる。全部
込みでロジック部は2入力NAND換算で4Kゲート。大半はROM/RAM。DMA機能も
あるけど、レジスタファイル経由のソフト処理。これでも当時はダイサイズ
が13mm角くらい。

>　ID:SHZBEkup
> PC周辺って具体的に何？　そんなに使われているのに

これXilinx のFPGAな。
http://ameblo.jp/gfoutlet/entry-10504356938.html
これはパチだけど、オリジナルは1で中身書いたんだと。

>>57
それは知っているが、何か？

ちなみに、知り合いからそれのWindows用録画ソフトを書かないかと言われ
たが、納期も短くそっち方面はやってないので断った。

>　あぁ、永遠のガラパゴス探しね。

意味わかんね。文系じゃねえんだから、作文で自己主張してんなよ。

>　4Kゲート

1000円しないCycloneIIIの一番小さいやついでも余裕で余るな。
DFFでRAM構成する超贅沢仕様。

> それは知っているが、何か？

知ってんなら聞くなハゲ。
つーかなんとかPって何なんだよ。
とろいハゲに、だんだんイライラしてきた。

>　派遣募集
にも乗れず、暇こいてる悲しいオヤジが何を言う。

> ちなみに、知り合いからそれのWindows用録画ソフトを書かないかと言われ
> たが、納期も短くそっち方面はやってないので断った。

やったことないし、納期関係なくできないから断ったんだろ、能なし。
つか、いちいち誤魔化しやら虚勢が入るな。

こんな過疎スレで暴れないでくださいよ

>>59
> 1000円しないCycloneIIIの一番小さいやついでも余裕で余るな。

30年前にそれがその値段であればよかったね。(w

部品が安くなっているんだから、それに見合うよう、技術者も安く売られる
ってことだよ。　おまえら、デフレと節約とジャンク漁りが好きなんだろ？

どんな会社でもうまくいかない人なんだろうな

部品が安い分、性能の要求が高くなるんじゃないのかな。
昔よりやること増えてる気がする。

物を見せてみい。

>>61
> やったことないし、納期関係なくできないから断ったんだろ、能なし。

そうね。話しが振られた時点で納期3ヶ月、利用可能な下回りのライブラリの
状況やハードの仕様がまったく不明だったかな。記憶があやふやだが。

自称FPGA万能神 ID:n/1mxX14 なら、暇をもてあます仕事だろう。

> 30年前にそれがその値段であればよかったね。(w

ばか、いまどき一人でやれる仕事を自慢して生き恥さらしてんじゃねーよって意味だよ。
幸せななやつだが、現実見るチャンスを数々のがしてんだな。

日本には技術者なんてほとんどいない。いるのはドカタってことだよな

> 自称FPGA万能神 ID:n/1mxX14 なら、暇をもてあます仕事だろう。

神でも何でもねーよ。Cycloneの一番下クラスのコーディングなら、新人の仕事だよ。仕様書のブレークダウンはもちろん手伝う。
決定的に今を知らない。
アナログかRF得意ですってハッタリかました方がいいぞ。
化けの皮剥がれにくいし。

> そうね。話しが振られた時点で納期3ヶ月、利用可能な下回りのライブラリの
> 状況やハードの仕様がまったく不明だったかな。記憶があやふやだが。

これくらいしか案件なくて、無理に例に出したのね。
気の毒すぎる。

逆ギレしている ID:n/1mxX14 は、もしかして、30代無職の自称モモニスト
の方だったりしませんか？

今時一人できる仕事って、大半はパソコンの処理能力向上と半導体技術の
進歩の恩恵を受けているだけでは？

> 神でも何でもねーよ。Cycloneの一番下クラスのコーディングなら、新人の仕事だよ。

CycloneってどこのWindowsアプリ開発環境でつか？(w

4000ゲートで大威張りのバブル期組は何が言いたいんだい？
ニコ動で活動している連中にケチを付けたいのなら何故ニコ動で暴れない？
なんでID真っ赤にしてまで便所の壁を汚す？意味わからん。

それとドツキ合い漫才してるやつ、なんだよパチモン業者の仲間か。
あまり大手を振ってお天道様の下を歩けなさそうだな。

どっちも他所でやれ。

>>72
40台後半で今どんな仕事しているんだ?

そろそろ用語解説頼む

・なんとかP
・永遠のガラパゴス
・モモニスト

話がかみ合わん。
一応学問スレって意識をもって、共通の言葉でよろしく。

>　今時一人できる仕事って、大半はパソコンの処理能力向上と半導体技術の
> 進歩の恩恵を受けているだけでは？

自動で回路ができるならな。
いちいちゲート選んで、ちまちま時間つぶして給料もらう工程がなくなっただけの話だよ。
新人でもある程度アーキ決めてICを作り上げていくんだから、ハゲよりはよっぽど大変だ。
その辺知らないから、ゆとりとか言えるんだよ。
ほんとに現場知らないor仕事ないorぬるい仕事しかないんだな。

> 40台後半で今どんな仕事しているんだ?

GALでおわってりゃ仕事無いだろ。

これが40代後半かｗ

◎永遠のガラパゴス

KDDラボ/NTT通研/NHK研あたりが得意そうな
本気で国際規格にしようと思ってない独自規格の策定作業のことだろ

下手に国際規格になったら韓台中印勢にコストで負けるからな

別に事実を淡々と語っているだけで、威張っているわけでもないが、自身の
劣等感がそう感じさせるのでは？必死ダナ。

昔はハードソフトの制約が多くそうだった、ただそれだけ。

別に君たちの餌場を荒らす(FPGAの仕事を引き受ける)気はないので安心
してね。

正直同じ40代としてはちょっと恥ずかしい

>>80
禿げていないからだいじょうび。

まあ前半なんで白髪もなくてはげてもないけど

>>82
＼　　　　　　　　 /_　/　　　　　ヽ　/　　　} ﾚ,'　　　　　　　　　　 ／￣￣￣￣＼
　　|｀l｀ヽ　　　　／ヽ／ ＜´｀ヽ u　　∨ u 　i レ'　 　 　 　 　 /
　 └l>￣　　　 !i´-） 　 　 |＼ ｀､　ヽ）,　／>/　　　　　　　　/　 地　 ほ　 こ
　　　!´ヽ､　　 ヽ ( _　U 　 !､　ヽ｡ヽ/,ﾚ,｡7´/-┬―┬―┬./　　獄　 ん　 れ
　　_|＿/;:;:;7ヽ-ヽ、 '') 　""'''｀` ‐'"='-'" / 　　 !　　 ! 　　/　　　だ.　 と　 か
　　 |　 |;:;:;:{　 U u￣||　u　u 　,..､_ ->　/｀i　　　!　　 !　　＼　　　：.　 う　　ら
　　 |　 |;:;:;:;i＼　　　 iヽ、 　 i {++-`7, /|　 i　　　!　　 !　　＜_　 　 　 の　 が
　　__i　ヽ;:;:;ヽ ｀､　　i　　 ヽ、 ￣￣／　=､_i＿　　!　　 !　　 /
　　　ヽ　ヽ;:;:;:＼ ｀ヽ､i　 　／,ゝ_／|　　i　 ￣ヽヽ　!　　! ,, -'＼
　　　　ヽ、＼;:;:;:;:｀ー､｀ｰ'´￣／;:;ノ　 ﾉ　　　　　 ヽ|　／ ,､-''´ ＼／￣￣￣￣
　　　 　 　 　 　 　 　 ￣￣￣　　　　　　　　　　　　Y´／;:;:;＼

>　別に君たちの餌場を荒らす(FPGAの仕事を引き受ける)気はないので安心してね。

そんな人が、なんでこのスレにいて、ゆとりゆとり言ってるの？
さみしいなら自営スレ行けよ。
同じ匂いを醸してる人間たくさんいるぞ。
節電のご時世では、同じ電車や傍にいてほしくないけどな。
風呂入っても防げないものなら謝る。気の毒だな。
まあ、ぬるいいい時代を過ごしたんだ、いい人生だったじゃないか。ID:SHZBEkup

> そんな人が、なんでこのスレにいて、ゆとりゆとり言ってるの？

リサーチ。(w　FPGA周りにいる人間が歪んでいるのはよくわかった。
まぁ結果的に関わらなくて正解だったな。

長らく大手ではゆとりの生息する現場しか見ていないので、できればゆとりの
言う実際の現場の具体例が欲しかったところだ。

もしかして3Ωとかそうなのか？(w

古代のフルカスタムASIC時代のケチケチ設計には
それなりのノウハウが必要とされたんだよね

ゲートもったいないからFFにはQ出力と/Q出力両方出てて、無駄なく活用するし
トランスミッションゲートとかAND-NOR複合ゲートとか使ってトランジスタ数ケチったり
クロックも上がりエッジと下がりエッジ両方使うし
下手したら120度位相をずらした2相クロックを使ったり
いま考えるロクでもないバッドノウハウで切り抜けたもんさ
いまとなってはまったく役に立たない糞ノウハウ知識だけど

まあそんな糞ったれな時代を知ってると、FPGAの回路設計実装は
ぬるすぎてぬるすぎて笑いたくなる気持ちもわかる

でもそれが時代の流れっていうもんだ
アキラメロン

> まぁ結果的に関わらなくて正解だったな。

関われないんだろ。
現実見ろよ…

> 長らく大手ではゆとりの生息する現場しか見ていないので、
大手では見てないが、零細では毎日見てるよな…鏡。

> もしかして3Ωとかそうなのか？(w
これ、生き恥晒してるのわかってないのね。
誰も反応しないでしょ…。

つくづく気の毒な人。
というか、真摯に反省すると、生きる望みなくしそうだな。
虚勢張って、訳のわからないたとえで言葉飾って…

PRESTやらESPRESSOより、俺の方が圧縮上だぜ位言って欲しかったが。

>>87
そんな人格攻撃より、ゆとり自慢のとっときの具体例を頼むよ。

自称、CODEC開発で現役バリバリなんだろ？　それとも虚勢？(ﾊｯ

>>88
それが精一杯の虚勢でしょうか？ぽ・ぽ・ぽ・ぽーん！

>89
InterBeeとか、今年は終わっちゃったけど砧の技研の公開で存分に見てくれ。
あいにくコンシューマはやってないんだ。

> ぽ・ぽ・ぽ・ぽーん！

まだこれかよ…
まずテレビ消して本屋行け。本当に心配だ。

> PRESTやらESPRESSOより、俺の方が圧縮上だぜ位言って欲しかったが。
先輩が作ったbatで通してるだけのやつはわからないよなぁ。

なんだ、やっぱりモニタ越しにプンプン臭ってたけど、予想通りガラパゴス
の住人だったのか。

道理で、便所のラクガキで「学術スレ」とか持ち出すわけだ。つくば界隈の
産総研あたりで税金食いつぶしている住人か？

>>78
なるほどな。日本をガラパゴスにして自分たちが繁栄しようということか

>>85
ゆとりじゃない現役世代いるのか
ゆとりじゃないのが多いなら、今の日本の電子産業、韓台中相手でも
負けるなんてないだろ。負けているのは若い奴らのゆとりが原因なのか

> 先輩が作ったbatで通してるだけのやつはわからないよなぁ。

イミフ。日本語で桶？

>93
>　なんだ、やっぱりモニタ越しにプンプン臭ってたけど、予想通りガラパゴス
> の住人だったのか。

InterBeeって知らない？学会じゃないよ。

>95

わからないんだ….本当にやってたの？

んでさ、ガラパゴスは他の人が教えてくれたけど、
↓ってなによ？

・なんとかP
・モモニスト

>>94
「ゆとり」を持ち出すとよく釣れる(従来当社比120%)ので、つい。(w

まぁ、負けている大半の原因はバブル期以前から経営者に戦略がなかった
から(今もか？)。他にもいろいろ規制とか、人件費以外の高コスト要因も。

ただ、学校教育や社会による多様性を殺してきた画一性にも原因の一旦は
あるが、個人の能力的な面だけでなく、メンタル含めたハングリー精神で
劣っているのも確かかなと。

>97

精神論、教育論は自営スレでやれ。
FPGAには関係ない。

ニキシ時計ならPICの方が向いてる。

168 名前：774ワット発電中さん ：2011/07/02(土) 01:06:42.76 ID:SHZBEkup
>>166
試しに同条件で自動見積もりしたら、ケース1,271円(税込)、台座644円(税込)
合計1,915円(税込)だった。

プレーヤーのカバーとか、面積が大きいのはとも書く、職人で数万円とか
ボッタくられ杉。10万とか、案外自分で吊り上げてんじゃね？

恥ずかしいNHK関係者ですね。

「ゆとり」「Kawaii」は、もともとNHKの専売ぢゃないですか。(w

どうしたら、Tokyo発のFPGAはCoolになれますか？　英語でしゃべらナイト？

ん、FPGAでニキシ時計ってまさか…ゆｎ…フォローしてるのに…

言葉が通じないってのはこう言う事か…
全く言ってる事が理解できない。

どこからNHKが出てきたんだ？東京発って何のこと？
支離滅裂で何のことやらサッパリだ

もしかして500円玉のご本人でしたか？

老害の書き込みが思わず秘孔を突いてしまったかの？

ID:SHZBEkupって引きこもりのヲタだったのか。
道理で勢いで使っちゃったものの、その後用語しないわけだ。
50歳間近で気の毒だな。末は孤独死か

・なんとかP
http://www5.atwiki.jp/hmiku/pages/1053.html

・モモニスト
モモイストが正しいらしいが、
http://d.hatena.ne.jp/keyword/%C5%ED%B0%E6%A4%CF%A4%EB%A4%B3
のファンてことか


調べないと、わかんねーよ！キモオタ。


>　47 名前：774ワット発電中さん[sage] 投稿日：2011/07/02(土) 15:45:36.60 ID:SHZBEkup [3/20]
> ニコ動のナントカカPとか自称「FPGAで何でもできます」ってのは、たとえば
> これくらいの製品を全部コミコミで原価3000円以下、試作納期3ヶ月、量産
> 立ち上げ6ヶ月とかでできるの？
>
> ttp://car.watch.impress.co.jp/docs/news/20110701_457563.html


> 71 名前：774ワット発電中さん[sage] 投稿日：2011/07/02(土) 16:46:47.76 ID:SHZBEkup [9/20]
> 逆ギレしている ID:n/1mxX14 は、もしかして、30代無職の自称モモニスト
> の方だったりしませんか？

誤) その後用語しないわけだ。
正)　その後用語解説しないわけだ。

ID:n/1mxX14 ゆとり世代でも、やればできるじゃあないかっ！

運がよければ、死ぬ前に機械の体(ゴーストプログラミング可能なFPGA搭載
DW付録基板付き)を手に入れれるぞ。

問題は、銀河鉄道の無期限パスの入手とメーテルだ。

でも、一生搾取されて終わる世代だけどな。(w

ID:SHZBEkup

ばれちゃったな、キモオタ。
手が震えているぞ

>　手に入れれるぞ。

死ぬまでに風俗くらい行っておけ。

>>106
別に隠してもないし、隠すほどのものでもないわけだが？何か？

コンシューマやってない池上通信機とかリストラしまくりっぽいけど、今は
たまたま運良くCODEC関係の職についているFPGA屋を除いて、それ以外のFPGA
屋には明るい未来はあるの？

ttp://www.fukeiki.com/2011/06/ikegami-cut-126-job.html

希望退職募集対象外の30代だと、辞めたくても辞めるに辞められないか。(w

やっぱりオリエント工業製の素体に、JTAG経由で魂を入れる仕事か？

ID:SHZBEkup
これはヒドイ。いまどきゆとりでもここまでひどいヤツは珍しい。

沸点の低い ID:n/1mxX14 が勝手にエロいスイッチが入っちゃったみたい
なんで、一応解説しておくと ...

> 50歳間近で気の毒だな。末は孤独死か

に対して

機械の体 → 不老不死 → 孤独死からの開放

なわけだ。

銀河鉄道999は哲郎がダッチワイフ探しの旅に出る話じゃない。

メーテルってお姉さんなら何度もやらしてくれたんじゃないの？

ID:SHZBEkup の半可通、アニメキモオタっぷり、もしかして軽石こと近藤＠日ｼ相？。
動き出したか。

すごい妄想。軽さんは間に合わないと思いますよ

>> 50歳間近で気の毒だな。末は孤独死か

> 50歳間近で気の毒だな。末は孤独死か

に対して
機械の体 → 不老不死 → 孤独死からの開放
に対して
機械の体 → 不老不死 → 孤独死からの開放に対して
機械の体 → 不老不死 → 孤独死からの開放 50歳間近で気の毒だな。末は孤独死か
に対して
機械の体 → 不老不死 → 孤独死からの開放
なわけだ。

FPGAでCODECでInterBEEで技研でって。
この世界狭いんだから・・・顔見知りかもしれないね。

フレーム（死語）ですな。

2chなので火消しはしないが。

40才後半でアニメヲタを隠さないって、ちょっとやっぱりあれだなぁ。
つか、新しいこと覚えられなくて、twitterに行く気力もない、行き場のないオサンの巣窟だな2ちゃんねるって。改めて認識した。
特に　 ID:SHZBEkup　なんか、リアルに居場所ないんじゃない。
言ってる事がよくわからない。


106 名前：774ワット発電中さん[sage] 投稿日：2011/07/02(土) 18:33:34.43 ID:n/1mxX14 [24/24]
ID:SHZBEkup

ばれちゃったな、キモオタ。
手が震えているぞ

>　手に入れれるぞ。

107 名前：774ワット発電中さん[sage] 投稿日：2011/07/02(土) 18:40:54.97 ID:SHZBEkup [23/24]
>>106
別に隠してもないし、隠すほどのものでもないわけだが？何か？

これで40代後半ってすごいな・・・

n/1mxX14,SHZBEkupなんか
ドカタ産業の典型的な従事者だな
ドカタ産業に従事するとこのような人間になるんだね

>>116
会社に40代後半っていないのか？

でかるちゃ

ブラック企業だけど、ここまでひどい40代後半はいねぇわ

SERDES関係もFPGA強いね
汎用マイコンで済むなら無理
にFPGA使わなくていいよ
俺もPALから使っている40半ば
のおっさんだが最近はテクノロジー
上がってASICがそうそう起こせないので
FPGA依存度上がってるよ
まぁFVとかSTAなんかがしょぼいので
色々苦労は絶えないが

FV,STAってなんすか

フォーマルヴェリフィケーションとスタティックタイミングなんちゃら。
あとはgoogleでどぞ。

ツールの種類だろ?
Functional Verification = 機能検証
Static Timing Analysis = 静的タイミング解析

ロジック部の検証なら机上検証ツールで十分だが
SERDES部の検証は結局実機でやらないとダメなんだよな

>>57
>>これはパチだけど、オリジナルは1で中身書いたんだと。

これ、どういう意味？

>何が言いたいんだい？
おや?　その言い回し、どっかで見覚えがあるなぁ。
思い出せない。

40後半の自演が始まった。
駆るさんはNifとMillcomだっけな

test

ちゃんとID変わってますよ、軽石さん。

>>123
>>SERDES部の検証は結局実機でやらないとダメなんだよな

どして？

>>124
本職は業務用の画像CODEC系らしいので、もしかしたら実はPT1/PT2に関わって
いて、こっそり仕事の成果物を流用した自慢とか？

FPGAがたくさん使われている製品の例として、確か前にも引き合いに出されて
いた気がするけど、もしかして同一人物の書き込み？

ニッチの範囲かもしれないけど、BlackMagicDesignの製品はほとんどFPGA使用してるね。

オシロスコープにもＦＰＧＡ使ってるらしい。ということは他の多くの計測器にも
使われているのだろう。

はいはい、善部町ファミリ。豊広君はPICライタの製作に戻るんだ。まりえくんは洗濯物を干そうね。

http://www.nicovideo.jp/watch/sm14282028

>>129
123では無いが
机上検討も非常に重要なんだが
Simモデルや環境が100%信じれる
だけ精度が有るかがね
現状だと実測とつき合わして検証
しないと製品レベルは厳しいよ
DDR3とかもクロック上がると同様だね
ASSPだとリファレンスからガーバー
引っ張ってきて済ませられる時も
有るけどFPGA(ASIC)だと自前で検証
するしか無い

>>132
そいやー手元のデジタルオシロもばらしたらSpartan3Aが入ってたなー

あと職場のプリンタがALTERAの何かだった
ACEXだっけか

動作クロック100MHｚ超えの回路なら、ボード上にTTLとか無理だからFPGAでやるのが正攻法かと？

>>130

「オリジナルは1で中身書いた」って部分が、意味不明だったんだけど、
「オリジナルは１人で中身書いた」って言いたかったのかな。
あんなに大量生産するものにFPGAを使うってのは、特殊なケースと思うけどね。

IO-DATAのUSP MPEG　CaptureシリーズはSpartanだよ。

製品自体は良く分からんけど各社のFPGAを一通り使ってる
http://proaudio.yamaha.co.jp/products/interfaces/ygdai_cards/photos.html

あとはアー■ソフトの地デジチューナとかXilinxだし

あぁ悪い
もうPT1・PT2は既出だったのか　失礼

PTシリーズの量産数なんてASIC作るほどじゃないだろう
しかも競合なくて言い値で売れるから、零細企業ならFPGAで作るのが正解
あとで不具合発覚してもアップデート出来るし

>>142
不具合は確かに面倒だけど、数的にはASICで行く数じゃないかな？
コンフィグROMの書き込み費用だけでも馬鹿にできないでしょ。

>>143
数的ってどれぐらいの数?

逆に回路設計レベルの不具合で回収騒ぎとか考えたら、FPGAでやっとく方が損害少なくて済むと思うけどなぁ

> コンフィグROMの書き込み費用だけでも馬鹿にできないでしょ
これは意味不明

出荷テストの手間に比較したら書込みコスト増なんて微々たるもんだろ
この手の製品はPCに挿入してOSが起動するまでかなり待ってないといけないからな

まさか極少数(1000に1つ)抜取りして試験で十分とかいわないよね?

いまどきの日本製品は全品検査が常識。　ボルトナットだって例外じゃないからなぁ

FPGAで1秒とか60秒のタイマー分岐
を多用したいんだけどできるかな？

>>148
分岐？　ってそれどういう意味か分からんが、手続き的な話ならCPU作り込んじゃう的な話？

>>149
例えばタイマー10秒ループでウェイトとか
40秒後に結果を判定とか・・・そしたらH8とかSHでいいかって話になるかー

μsとかmsならいいのだがsecを扱うとなるとIPコアとか
使わないと論理だけでは苦しいかな

てかIPコア使ったことないからスキル無いし・・・

>>150
自分で答えを出してるじゃん
あとは安い石を見つける事だな

PICとかいいんじゃね？

>>152
PICは必要なことができるからそれもいいね
たまにAVR信者にPICオワタ＼(^o^)／とか言われてむかつくが

いや別にAVRでもいいよ。

PICって名前がショボいのもあって業務で採用するとスキル無さそうに見られて困る
だから無理やり簡単そうに見えて実際はSpartan3Aでなきゃ間に合わないぞおい！
みたいな状況を醸し出したり・・・・

とかうだうだ言いながら結局はPICになるけどね

>>151の言ってることがわからん

なんで1秒とか1分とかの処理にわざわざIPコアがいるの?
適切なカウンタ用意すればいいだけじゃん

たしかにPICで十分だけどね (笑

フローチャートに論理ブロックが沢山あって
一目みてPGAとかPLDあたりの守備だと思ったけど
時間可変のタイマもやたらと多くてCPUぽいっところもあったので・・・

コンペアマッチをうまく使って対処するか考えないと
だめかなー

まずはフローチャートを状態遷移図に書き換えろ
次に FSM(Finite State Machine) ってキーワードでぐぐれ

以上

ASMチャートできちんと書けばそこからハードウェアに落とし込むだけ

秒単位のカウンタなんて普通にCPLDレベルで扱っているけどね。
50MHzでカウントしてもたかが26ビットでしょ？

26ビットじゃ26秒しかカウントできないんじゃ・・・
普通は1時間とかだろうから3600ビットは必要になる。

分週して必要なレンジだけカウントすりゃいいじゃん。

>>143
玄人向けPCチューナーより圧倒的に多く売れてて量産コストに厳しい
家庭用TVにもFPGAが使われるくらいだからねぇ。
製品の性質上、量産コストは高くても良いから、FPGAでいいんじゃね。
というか今は初回生産200台でASIC採用できるほど安いのか？

>>151
そんなIPコアがあったとして、秒単位のカウンタを自分で組むより省リソースになるわけじゃないぞ。
秒単位でカウントするのが苦しいってCPLD時代じゃないんだからｗ
50MHzで60秒カウントするのなんてたった32ビットのカウンタがあればいいんだよ。
Cyclone3とかSpartan3のようなローコスト品でも何千個も入るわｗ

>>163
FPGAの構造的に、分周器とカウンタの必要リソースは変わらん。

>>146
「微々たるもん」って単価いくらで書き込んでくれるの？
数は、確か累計100Kくらい。
これ後で自動機で実装するから、荷姿も適当じゃ困るし、リフローするから
湿度管理も必要だよ。

>>PCに挿入してOSが起動するまでかなり待ってないといけない
検査は全数してるだろうけど、PCに挿入はないでしょ。JK
不良品のたびにパソコンがアポンしちゃんう。
1個1個、OSが起動するまで待つとかありえませんから。

>>164
いや、そのFPGAで、あってるとか間違ってるとかいう話じゃない。
どっちにしろ、アースのシャチョさんは、コレひとつで一生遊んで暮らせるほど儲かったわけで。
ただ、100Kもの量産にFPGAを使うのは少し特殊な事例と思っただけ。
100K生産するTVにFPGAは、使われてないと思う。

PT2って、もとはそんなに売るつもりなかったでしょ

ページみたことあったけど、納税額とか半端ないよな。
すげぇな。いいなぁ。

Xilinxは特にだけど、量産だと特価出すよ。1K〜10K/Month行けば1/8とか。
いつも万で買ってるのに、千円台かよぉって。
そうなっちゃうと、リスクつきのASICなんか。

書き込みは検査時にベンチ(針山)で書いちゃうでしょうね。ファームもあるし。
DIP,PLCCだったらギャングライターってのもあったけど。

数はPTが比較にならん位多く出ているけど、作っている製品の殆どにFPGA載せてる。
基板見ると、書き込み用の端子ぽいのが出てる。
ASICにしないのは、フィールドでファーム書き換えできることを重視してるんだと思う。

前スレ落ちてしばらく見てなかったら変なの湧いててワロタｗ

>>146
PCってウェハテスタの事？

>>169
実装後にromを書いたと？
100Kでそれは、ありえないように感じるが勉強不足なんだろうか。
基板にあわせて、カスタマイズして使える汎用的な書き込み治具を
実装屋が持ってるのかな？

>>169
＞いつも万で買ってるのに、千円台かよぉって。
それAlteraもだｗ

>>165
ROM書き込み費用がなぜか部品実装の段取り費用にすり替えられてて笑った!

PCIスロットに挿入するタイプの製品の出荷検査は
全数PCに挿入して動作確認しますよ JK
もちろん マザーボードむき出しの試験用PCだけどね
(いわゆるテストベンチの一部)
じゃなきゃ試験にならないじゃん。

>>173
いまどきふつーですよ > 実装後にROM書く
ispって知ってる? つーか実装前にROM書く方が面倒じゃん。
書込済ROMは別部品として管理しないといけないから管理コスト増すよ。

少量生産なら実装ラインとテストラインが別ってのもありだが
ライフ100kpcsならそれはありえない。むしろ100kだからこそ
ROM書込みとテスト工程は一緒にやることになるだろう。
100kなら試験プローブジグもカスタムメイドするわけで
そこにROM書込み機能を入れ込んでおくだけの話だ

汎用的な書込みジグを実装屋が持たなきゃいけないって発想が出てくるあたり
勉強不足以前の何かだと思う

いまどきの電子機器は、どんなものでも実装後に書き込みだろw
FPGAへのROMなんて、CPUへのFlashROMに書くより短時間で済むし

FPGAのconfigデータとは別の話だが
いまどきはROMに個体ごとに別のデータを書く要求とかあるんで
(個体番号 ID MACアドレス 秘密鍵 など)
事前にROMに書込みってのは最近やらない傾向にあるね

>>175
>>PCIスロットに挿入するタイプの製品の出荷検査は
>>全数PCに挿入して動作確認しますよ JK
その検査でボロボロ落ちるのか？
手付け部品のある基板なら別だけど、大量リフローした基板にそんな検査が
必要ってちょっと、想像できないんだが。

>>100kなら試験プローブジグもカスタムメイドするわけで
>>そこにROM書込み機能を入れ込んでおくだけの話だ
検査時具は、当然あると思うんだが、同時にROMも書ける？
そのROM書き込みアルゴリズムは誰が作ってくれるの？
まさか、治具にパソコンをつないでImpactで書くわけじゃないよなあ。
そういう治具、予算いくらあれば、どこで作ってもらえる？

落ちないのが当然。しかしそれでもやるのが検査というもの。

製造ミスは発生から発見までの期間が短ければ短いほどいい。
たとえば、実装したが検証未実施の製品をトラックで試験設備まで運んで
実装実施日の1日後に試験する体制を仮定する。
この体制だと、誤実装が判明した場合時はすでに遅し!
1日分のロットすべてが誤実装で大変だーっことになる。
半年で100k製造する計画なら1日ロットで1k弱はある。
つまり不良品 1k個の山。リペアする費用と時間どんだけ?!

これが製造ラインの出口で試験ラインもあって、3個連続で不良品出たら
とにかく全ライン停止で原因究明ってことにしておけば、被害額は1ケタか
2ケタは少なくて済む。

もっと最悪なのは、エンドユーザーがPCに装着して初めて障害が発生した場合
事態のフォローアップ費用は軽く億はいくよ。下手したら倒産だ。

だから「落ちないのが当然。しかしそれでもやるのが検査というもの。」
エンドユーザーがPCに装着して初めて障害が発生するのに比べたら
全数検査した方がコストが全然安くつく。


> 検査時具は、当然あると思うんだが、同時にROMも書ける？
> そのROM書き込みアルゴリズムは誰が作ってくれるの？

テストシーケンス書ける技術者なら余裕で書ける。

> まさか、治具にパソコンをつないでImpactで書くわけじゃないよなあ。

んなわけない

> そういう治具、予算いくらあれば、どこで作ってもらえる？
製造検査系の展示会にでもいって商談してくれば?
ネブコンジャパン内のエレクトロテストとか規模でかいよ

全数検査は否定しないが、オマエの言ってる事はメチャクチャだ

ロット不良なら全数検査しなくても抽出検査で判明する
全数検査しないといけない理由でロット不良時のコストがどうこう言うのはおかしい

たしかにロット不良の検出に全数検査は要らない
>>180のおっしゃる通りです

でもエンドユーザに渡ってからの不良発覚を防止するのは
全数検査が最適解なんじゃないですか?

まぁ、こういう考え方が日本製品の過剰品質につながってるんだろうね

>>179
>> テストシーケンス書ける技術者なら余裕で書ける。

kwsk。
御社にHEXファイルを渡せば、普通の形状の基板の汎用的なROM
なら、何でもほとんど0コストで書いてくれる？
それとも、0コストで書ける装置を作ってくれる？
日本で実装後の書き込みだと@500-とか平気でいっちゃうよね。
100Kなら5千マソ、ASIC余裕でおこせる

>>182
うちは基板製造や実装屋じゃないけど、
アートワーク設計からまかせるなら、初期コストだけ運用コストほぼゼロで
実装済ROMにisp書込みできる基板を作れる会社ならいくらでも知ってるよ。
あ もちろんROMデバイスはisp対応でないとダメだけどね。

量産設計するなら、当然プローブをあてるコンタクトを表面に
用意しておくものだ。そこにJTAG信号を出しておけばいいだけの話。
つーか、なんでそんなにispのコストや難易度を高く見積もるのか
まったく不思議でならない。

isp = in system programming
ttp://en.wikipedia.org/wiki/In-system_programming

うちは実装後のISPは基本的にやらんな
だってROM屋がオンボード書き込み時のトラブル
保証してくれないから

PTシリーズの場合、コピー対策でSpartan3AのIDを使った「何か」を
仕込んでるっぽいから、Configデータと共に個別のキーデータを書く
必要があったんじゃないかな。
事実パチモンが出てきて、そいつは見事にコピー失敗こいたしw

>>179
>>落ちないのが当然。しかしそれでもやるのが検査というもの。
検査しないとは言ってないんだな。
パソコンに挿して、OSの起動を待つとか言ってるから、アホかと。
実際に、その工程で全く不良が見つからないなら、有効な検査方法ではないということ。

一昔前のxとかaはコピー対策は苦労したねぇ。
そのためだけに慣れんActel使わされたり。

>>71
違う。

＃声優というか、アーティストかな、まぁ半分地下アイドル？
＃桃井はるこ→ファンのことをモモイスト　それを想像してオナヌー　で、ﾓﾓﾆｰ　という言葉が生まれた
＃２ｃｈのネタ。

ってことをなんで、ＦＰＧＡスレで説明しなきゃいけないのさ。まぁ俺のせいだととも言うけど。
というか、ＦＰＧＡで絡んでいる人っていないはずなんだが・・・・

>>71
あたりまえ。
今時、手書きでアートワーク（ＡＳＩＣ設計含む）とか、リレーシーケンスでくんだりする仕事なんてあるわけない。
ただ、趣味でやることは大事なので。
恩恵がどうできているのかを、ひもとくのは大事だよ。少なくとも、恩恵を受けていることに感謝したいね。

>>186
最近はPCIバスのアドインカード製品は減ったけど
むかしはどこも出荷テストには苦労したもんだよ。

BIOSがPCIデバイスを認識できるのかから検証するから
電源投入からアプリ起動、機能検証まで通してやる必要がある。
だからOSが起動するまでどころか、テストアプリ起動/実行まで
時間かかるんだよ。

PCIバスの挙動をすべてチェックするテストベンチ作るより
実際のPCで試験する方が安くて速いってだけの話だ。

アジレントあたりからPCIバスコンプライアンスチェッカ+エキサイタとか
出てたけど、それ1台でPC20台は買える値段してた。
開発には導入できても製造現場のチェッカとして使うには高すぎたね。

昔話になるけど 10年以上前のPCIrev2.1かPCIrev2.2の時代
PCIバスはちゃんと終端しない(Z整合)バスで、バス駆動してから
バス末端ではねかえった反射波が返ってくるまでバス電位が
安定しなかったのでいろいろイヤなことが起きたんだよね。
それをちゃんと検証するためにはPtoPでチェッカにつなげてもダメで
実機に近いバスレーンを持つ検証環境が必要だった。
結局、PCそのものを使うのが事実上一番安くて確実な手段だった。

たとえばハンダ不良で、PC側から離散的なターゲットアクセスはできるけど
バスマスタでバースト転送するとコケるなんて症状はたまに出た。
この手の障害はPtoPで接続するタイプのチェッカでは検知できなかったはず。
マジな話、PCに接続したチェックしないとこわくて出荷できなかったよ。

意図的に反射を使って電圧を引き上げてたし

>>191-192
売価1万そこそこなのに、PCに接続してチェックしないとこわくて出荷できない
ような基板を100Kも生産したら、儲けどころか寿命が縮む。
実装屋のもってる検査設備で、品質が安定しないなら利益が出ないんじゃない。

まあ、当時から相性がいいとか悪いとか、おおよそ技術屋でない単語が飛び交ってたから仕方ない。

チェックしないで出荷した方が寿命が縮むよ
つーか寿命が尽きて残ってないよな そんなとこ

製造ラインの検査設備が汎用品って考えが根本的に間違ってる。
小売価1万円でライフが100k超すプロダクトなら専用の検査設備を開発するだろ JK

数百数千ある部品/工程のたった1つにミスがあっても欠陥ってのは発生するからね。
欠陥は発生するものと思って、発生した場合のコストを最小にするよう
努力するしかない。(理想はラインから欠陥品が出る前に、不良を見つけてつぶす)

ものづくりに関わる品質管理の心構えの問題だな

made in japanで100K以上出荷してるPCIボード製品って何？

>>194
秋葉原のショップブランドはともかく、売価5ま万円以下のミニノートでも、
DellやHPあたりは、テストプログラム実行＆エージングくらいして出荷して
いるよ。1台毎に搭載するHDDやプレインストールするソフト、パーティション
のサイズさえ違ってたりするし。

何でも屋の実装屋は、単に部品を基板に載せてラインを流すだけでまともな
検査装置なんてもってないでしょうに。P板なんて丸投げ。

まぁそういうのが判らない・知らない人が、「ボッタクリ」って言ってる
のが、デフレ日本の現状だけど。

>>196
>>198
いえてる。
いくらゆとりでも、全数パソコンに挿して、全チャン映るか確認と24Hエージングくらいはするはず。
ピークは、2K/日くらいだったから、検査用のパソコンを2000台は支給してるね。
それだけで、1億近い設備投資だから出荷10Kくらいで終了してたら、シャレにならない大赤字。
シャチョさん勇気あるわ。

>>196
そのために品管、製造技術の部署あるんだからな

今の電子産業ってドカタ下請けの分業制で、企画開発生産販売を自社で
するところ少なくなってるんじゃないか。
開発生産はドカタで十分って感じになっているし。

現場はドカタのくせに、求める人材は高スキルを要求するんですね。わかります。

>>199
エージングだけなら、PCIスロットに電源だけ供給したエージング専用
のラックをあつらえればいい。

エージング後の検査だけなら、1枚の検査が正味15分掛かったとしても、
予備を入れて検査用PCは70台もあれば足りる。1台5万として、PCの
調達コストは350万で済むね。

1台のPCで1枚の検査とは限らない。

1台で4枚同時に挿したら、試験時間15分＠4枚として
8台のPCパラに使って（8人体制で）、1024台/日くらいいけそう。

エージングは>>202の通り専用時具を作るとして
あとはPCIスロットの劣化防止に下駄を履かせるくらいかな。
台数からすると予備を持っておいて、壊れたら買いなおせば良いだけかもだけど。。。

まぁいずれにしても売価からすると大した投資じゃないな。
賭けでもなんでもない。

そうそう
市販PCは、下手にカスタムメイドのジグを作るよりむしろ安あがりな選択なんだよね。

もし製品のライフが1千万台ならPCに似た機能を持つカスタム検査機器を作っても
ペイするかも知れないが、たかだか10万台なら安上がりなPCを使った方がいい。
工場は広いからちょっとくらい機器がでかくなっても気にしない。

>>199
北海道はユトリに占拠されたのかそれとも工作員が潜入しているのか
信号機配線接続したあと動作確認しないで営業運転するとかもうね
http://kabumatome.doorblog.jp/archives/65576874.html
http://www.hokkaido-np.co.jp/news/editorial/299643.html
http://www.hokkaido-np.co.jp/news/donai/299922.html
http://mainichi.jp/select/jiken/news/20110617k0000m040112000c.html

40歳後半のFPGA触ったこもないくせにこの巣例に居座るキモオタ -> ID:n/yqOYH7

40歳後半でアニメ大好きって公言できるまともじゃない人です。　-> ID:n/yqOYH7
”ユトリ”という言葉は釣り餌とのこと。
ちなみに嫁はマリエかもしれません(^。^)

自己紹介乙

ID:n/yqOYH7　FPGAに関係ないのになんでこのスレに粘着するの？
豚嫁のせいで、FPGAインフォメーション追い出されたから？

なんか恨みがあるのかもしれないけど
人違いで攻撃されてる希ガス

ケンカをやめて 二人を止めて
ｽﾚ違いのことで 争わないで
もうこれ以上

そもそも、PCIボードのチェックに、量産基板をM/Bに差し込んでチェックとか馬鹿げたこと言ってる時点で終わってる。
お前ら従業員2〜3人の零細企業？毎月の生産額100枚？

あほらしい！

>>211
土方の性だから止めてって言っても

>>209
おまえもなー

土方だのユトリだの、ひがみ、コンプレックス、加齢臭に満ち満ちた零細自営臭しかしないんだが。このスレ。

>rgC8ckfY
基地外確定だな。

そらま、平日の昼間からこんなところでクダまいてる奴なんて無職か自営くらいさね。

そうだなぁ。同僚がいればリアルに話すわな。

>>212
アースも、シャチョさんひとりの零細だよ。
ラックでエージングとかいってるやつがいるが、ラックじゃ24H動き続けたかわからん。
パソコン500台以上は、使ってるに違いない。

ようわからんがエージングってそういう意味じゃないんじゃないの

>>219
エージングは初期不良をふるい落とすために、通電状態にするだけだよ。
だから、その後にPC上で動かして最終検査をする。

投資額以前に、デスクトップPCを500台も並べておく作業場所のスペースや
電源の確保が非現実的。

たぶん、発売直前には多少作り溜めしておいて、実際の製造ラインは月産3000〜
5000台(実稼動20日で150台/日〜250台/日)規模ないし、せいぜいその倍くらい
じゃないのかな。

発売3年間くらいでPT1/PT2合計で総出荷台数30万セットくらい？

AV機器だと国内の中堅メーカーでも、月産500台〜1000台(あくまで目標)とか
わりと普通にあるから、それに比べたらはるかに「量産」だけど。

>>199
> ピークは、2K/日くらいだったから

ソースは？　これ月産の間違いでないの？

まぁ。
ＦＰＧＡ単体なんて一人レベルで開発できるのに、それがわからない皆さんが馬とか鹿なんだろ。

というわけで、チンコだして、堂々と、ＦＰＧＡ開発にいそしんでくれたまえ！！！

まあ、PAL,GALで時間が止まってるオサンには信じられないのはわかる。後74シリーズのライブラリでスケマOnlyの人。

この手の技術板でも、PWBA量産ラインの歩留りについて
特に工夫しなくても立ち上げ当初から簡単に100いって当然って
思いこんでる人がいるんだね

頭の中身が素朴でとてもハッピーな人なんだなって心底思うよ
日本の製造業はダメになるわけだ

>>224
そりゃあ、今までRTLというソフトだけで完結する世界から、一歩も足を踏み
出したことない人だからでしょ。

まさに、コピペで作ったソフトを、CD-Rに焼いて複製する感覚。しかも、そう
した作業は簡単なドカタの仕事と笑ってる。クリック1つでコピーできるのも、
ドカタの作ったツールのお蔭。

FPGA房の大半は、買ってきた惣菜を皿に並べて盛り付ける程度のグルーロジ
ックしか書いていないのが実態では？

先輩ドカタが作った無料開発ツールがなきゃ、一人じゃ何もできないのに、
ゆとりって最強だな。

ネトウヨ最強(w)

>>221
初期不良を落とす「エージング」って、意味が変。
エージングなんだから、動作させてなきゃ。
アースは、ファブレスだから、100K片手間で流せるような大きい実装屋に発注したはず。
日毎の出荷数量はHPに公開してる。

>>227
ファブレス会社が大手製造業者に製造委託するなら
部品表とネットリストと個別の試験仕様(BISTモード仕様とかPC用のdiagアプリとか)
を渡して、残りのアートワーク設計とか試験仕様設計は、業者に丸投げするのが
楽なやり方かな

テストジグも製造業者にお任せでつくってもらえば、お互いに楽で安心

> そりゃあ、今までRTLというソフトだけで完結する世界から、一歩も足を踏み
> 出したことない人だからでしょ。

言葉も世界も知らな過ぎ。
ずーっと外から眺めて、すっぱいブドウでいてくださいｗ。
この甘美な世界。

ツルハシで稼いでいる真土方、ID:F36wVUI4。
建機が買えない貧乏零細自営。

経験も、ライブラリの蓄積もなく、すべて一からはじめるアホ。
日本の高コスト体質の原因害虫。

つかさ、聞きかじった言葉で攻撃するのみっともないよ。
ノスタル爺、野廃れ爺。

ITゆとり小作農、自己紹介乙。　労働力提供するだけの小作農はいいよな。

ライブラリの蓄積って、NiosやMicro Blazeみたいな頂き物のことでしょうか？

それとも、自作のVGA互換コアとか、パチもんのFM音源とか？ OpenCore.org
からのパクリとか？

趣味レベルならともかく、UARTやSPIやI2Cの野良コアなんて、仕事じゃ誰も
買わないよねぇ。

まさかコミケで売ったりとか、そういうキモい方面の方ぢゃないですよね？

>>228
それ、デバッグは、いつ誰がどの段階でやるの？

こんな奴らばっかだから、技術者->ドカタになったんだな

>>231
デバッグってのは何をさすがわからないが以下のような流れかな?
量産試作を発注元が確認してOKだったら量産開始

aは発注側 bは受注側
1a. プロトタイプ基板を開発。ここで機能検証をきっちり済ませておく
2a. 1で決めた基板の仕様 (部品表・回路図・検証仕様)を作成して製造業者に投げる
3b. 量産設計 / 量産計画作成
4b. 量産ラインを立ち上げ、量産試作基板を発注元に出す
5a. 量産試作基板をきっちり検証し OKかNGか回答する NGなら3bに戻る
6b. 量産ラインフル稼働 開始
7b. 量産品 納品
8a. 量産品を検収

もちろんここでいう量産ラインには出荷テストも含まれる

>231
えー、デバッグってｗｗ。

最新のディジタル・デザイン・テクノロジはＣＱ出版の雑誌の中でも、

一番読みごたえがあると思った。

画像処理？
立ち読みだけしてみるかな。

おまいらは、水晶を切り出して高精度の発信器を作り出すことがどんなに大変紙を持って体験しているのかと３日間ぐらい体験させたい。

おれもないけどなｗ

>>231
趣味の話と仕事の話がごっちゃになってる気がするけど、
大丈夫ですか？

なにか問題でも？

>238
本人も言ってたけど、実務ではツールが買えなくて断念。ゆえに荒らしに専念。
40才後半で、恥ずかしげもなく、取り貯めたアニメの消化云々いってる段階で駄目です。

Memory Interface GeneratorってISEWebPackでも使えますか？
時間制限とかありますか？

Xilinxの動的部分再構成って商用で使われてるの？
コンフィギュレーションとかエラー処理とか結局プロセッサで制御しなけりゃいけないからSoCで使うんだろうけど
リソースケチるためだけに都度コンフィギュレーションしまくるとかすごくデバッグめんどそうなんだが

出荷後のソフトのバージョンアップなどに利用してるんじゃないのかな。

それはただのPROM書き換えだろ馬鹿
「動的」「部分」再構成だよ

ＦＰＧＡに関心があってちょろちょろと調べてる段階だから知らないことが多いのは自覚してるが、
「馬鹿」とか、ほんの一部だと思うが変なやつが多いな。

リモートでのバージョンアップってシステムが動作中に中身の一部を書き換えてるからこういうのを
動的部分再構成って言うのかと思ったんだけど、違うのかな？

再起動が許されるならだけど
動作中にPROMの中身を書き換えて再起動すれば
とくに部分再構成とか必要ないからじゃないかな。

config-romの書き換えはDynamic-Reconfigurableである必要はないよ

富士通系のipflex倒産してからもうだいぶ経つんだっけ?

東京計器に権利は移ったよ

一瞬でも止まっちゃいけないシステムの更新には使えそうだ。
しかしその更新しない部分だけCPLDで作ってFPGAは更新自由にするほうが手っ取り早そうではある。

お前らが動的再構成をなんか勘違いして理解してることはわかった

>>250
いわゆる動的再構成と同じ意味かどうかは良く分からないけど、
Dynamic Partial ReconfigureというFPGAを動かしたまま、
部分的に回路構成を切り替えることで、少ないハードウェアリソースで、
多機能化すると言うようなことの講演を聞いたことならある。

>>235
このスレのみんなDDTなんて読んでんの？

DDTってCP/Mのデバッガじゃないの? (とか言う)

>>242
軍用で使われてたハズ
XC6200がミサイル制御とかで
まともな開発フローも無いし
民生ではお試し中って話は聞くが
製品はまだじゃ無いかなぁ

>>253
懐かしいCP/M-86
迂闊に232Cケーブル挿抜すると
PC落ちたりしてたような

ID:lqU/o5G　
> 「馬鹿」とか、ほんの一部だと思うが変なやつが多いな。
失注やさぐれ自営とか、FPGAというと1chip　MSXしかない40歳アニメキモオタとかが混ざってる。
FPGAインフォメーションの掲示板のほうが有用かもね。

ID:vdYV4Gbr が一番キモい気がする。

DWMの頃は読んでたけど、DDTになってからはなんかコレジャナイ感がして読むのやめちゃったな

> ID:jBB/pLxx

軽石&重石こと近藤家＠横浜市旭区　乙。

>>255
CP/M86なら DDT86.CMD だ

>>257
同意

ＦＰＧＡのコンフィギュレーションするのにシリアルＲＯＭを使う方法もあるみたいですが
この場合、シリアルＲＯＭとＦＰＧＡの直結でいいのですか？あるいは転送のためのマイコンが
ＦＰＧＡ基板上に必要になるのでしょうか？

ググレば幾らでも出てくるのになんでそんなこと質問するのだろうか…

必ず出てくる「ググレ」としか言わないのってつまらんやつだな。


ＦＰＧＡはパラレルポートがないＰＣでのＪＴＡＧが初心者のひとつのハードルになってて、自作
しようにもＰＩＣライターと違って情報が少ない。シリアルＲＯＭでコンフィグレーションできるなら
通信プロトコルはわかってるのでＪＴＡＧにこだわらなくてもダウンロードケーブル自作できるんじゃ
ないかなと思ったんだけど。そもそもなんでＦＰＧＡプログラマの作例ってないんだろう？

FPGAのコンフィギュレーションをFTDI（JTAGモードがあるやつ）で行う事例はあるよ。
あとシリアルROMってSPIインタフェースのやつ?
対応しているFPGAなら直結できると思った。

>>264
初心者なら 純正のプログラマを買えばいいのでは?

それからデバイスに対するconfig処理に関する情報は
メーカからアプリケーションノート/データシートの形式で
まるまる公開されてると思う。

ただ、純正ツールと純正プログラマの間のI/F情報はないから
自作のライタをさくっと純正ツールにつなげることは簡単ではない。
プログラマのH/Wを自作するなら、S/Wも自作しろって話になるね。

>>264
まるで前人未到のように書いてるけど結局調べ足りないだけ
ググればUSB接続の自作プログラマはあるし
メーカーの仕様書見ればROMを模擬しなくても単にコンフィグする方法が載ってる

M25PxxみたいなSPIFlashを直結してFPGAが読みに行く（アクティブシリアル）
外部から無手順でビットストリームとクロックを流し込む（パッシブシリアル）

Alteraとかの純正シリアルフラッシュ使う利点てなんだろう

ある寺の代理店の、インテリやろうを養えて、英語がわからなくても、サポート情報を開発元にｷｲﾃもらえる。

で？それがどうしたのかと。そんなのもわからないのかと。もうね、

つうか、FPGAのメーカーも石の型番も、どういうシリアルでROM付けたいのかも言わずに質問しても、誰も適切な答なんて出せんよ。
だからggrksとなるんだろｗ

詳しい方のみお願いしますw

もどきをPICで作ったのって高校生だと知ってびびった。

>>272
作った当時で高専5年なんで大学2年相当ですよと。

>>268
Altera純正ツールから直接フラッシュに書き込めるじゃないか。

SPI-ROMでコンフィグするとして、オンボードでどうやってROMに書き込むかちょっと悩む。
基板から外せばROMライタで書き込めるけど。
CPLDを間にかませるのかなぁ。

>>266
初心者でちょっと試したいけど、ちょっと試すのに１〜２万円もするダウンロードケーブル
買うのもなって人は多いと思うんだよね。というかそれが普通だと思うんだけどな。ＣＰＬＤを
使ったときの感じからいって自作電子工作でマイコンほど活躍の場があるとは思えないし。

とりあえず雑誌の付録基板が寝てる状態だからちょっと動かしてみたいってことで
スレーブシリアルモードあたりがライターツールを自作するなら最も簡単そうなんだが。
xlinxの.bitファイルのフォーマットについて解説してるサイトってないのかな？
たとえばこのサイトのような感じで説明してればわかりやすいんだが。
http://www.pastelmagic.com/tips/hexform/hexform.html

>>274
自称Altera純正シリアルFlashは、"とある"汎用のSPI Flash ROMと同等品で、
純正ツールから書き込みできる。
ひと手間かけて、Flashから読み出せるIDを比較すると、どれが同等品か否かがわかるよ。

>276
ASモードの付いてるやつの話ね。
PSモードのは専用ROM。MCMなのでバカ高い。


>ID:M+ecinFf
>ID:F+TJBcNv
いい加減、PICか自営スレに戻れよ…。

>>275
alteraでいいなら、CQの付録マイコンをもどき化すれば、いいんじゃね。
付録史上最強のsh2aをダウンロードケーブルにしちゃ、ルネさんに、申し訳ないけどね。

>>275
> ちょっと試すのに１〜２万円もするダウンロードケーブル買うのもなって人
それは初心者じゃなくてタダの器用貧乏だろ? むしろ初心を忘れたバカに多いタイプ

XilinxのFPGAはconfig bitstreamをだらだら書き込んでやればconfigできる。
bitstreamの詳細についてはデバイス別にAPP NOTEが出てる。
たとえば XAPP452 Spartan-3 FPGA Family Advanced Configuration Architecture
ttp://www.xilinx.com/support/documentation/application_notes/xapp452.pdf

BIT formatは、生bitstream(BIN format)にヘッダがついてるだけだよ。
ファイル名 デバイス名 日付など。詳しくはbitgenのマニュアルを読め。

xilinxのwebサイトで10分も検索すればいくらでも文献見つかると思う。

ダウンロードケーブルくらいバイトして買え
どこをデバッグしてるのか分からなくなるぞ

>>280
ケーブルだけ買って何が出来るわけでもないのに高すぎる。
けど、最近のSP6とかCY3とかは、ダウンロード機能付きの
激安ボードが出てるから、そういうのから始めればいいんじゃないかね。

Xは純正ケーブル買う意味あんまないけど、AならコンフィグだけじゃなくてSignalTapとかNiosとかでデバッグに使えるから純正(もしくは互換品)があると捗るぞ。

>>279
XAPP452ドキュメントで.bitフォーマットについては解決した。ＰＣ側が何とかなりそう
なってちょっと気分が楽になった。手持ちのＦＰＧＡ基板はマスターシリアルモードで
配線済みになってるのでＪＴＡＧコマンドについてもう少し調べてみることにする。
ありがと。

>>281
「ダウンロード機能付きの激安ボード」っていくらぐらいのを意味してるのだろうか？
ＵＳＢインターフェースつきのＦＰＧＡボードは３万円前後くらいのならあるみたいだけど。

>>283
DE0とかじゃない

質問教えてください。
ALTERAのQuartusIIを使って、FPGAの勉強をしていますが、言葉の意味がわかりません。
1. Quartus IIは、アルテラのFPGAなどの開発用に使うソフトの名前だと思いますが、
　　SOPC Builderというのは、何のことでしょうか?　SOPC Builderというソフトの名前でしょうか?
2. SOPC BuilderとNios IIとの違いは何でしょうか?　というかNios IIはソフトの名前でしょうか?
3. エンベデットマイコンというのは組み込みマイコンのことだと思いますが、
　　これはH8やPICなどのマイコンのことを指すのでしょうか?
　　それとも、FPGAの中に組み込む「疑似マイコン」のことを言うのでしょうか?
4. ACDSとは何でしょうか? ソフトの名前でしょうか?　ACDSとQuartus IIとは違うものでしょうか?
5. ALTERAのFPGAの中で、FPGAのソフトを格納するROMが内部に入ったものは
　　あるのでしょうか?　JTAGの配線をしなくても良いので、便利だと思うのです。
よろしくお願いします。

>>285
あとすこしで答え出そうなところまできてるじゃないか
もうちょっと自分で頑張れよ

全部ALTERAのサイトに書いてある

>>286
ありがとうございます。もう少しですか。がんばります。

>SOPC Builderというのは、何のことでしょうか?
　SOPCは、SOC(System On Chip)と似ていますが、Pの意味がわからないです。
　Peripheral....??　Partial...?? Pseudo...?
　Builderというくらいですから、何かを生成する、SOCを生成する、
　ProductのPでしょうか。

>Nios IIはソフトの名前でしょうか?
　どんなスペルの省略だかわからない(さんざん探したけどみつからない)ので、
　これがわかりません。
　Nxxx ixxxx operating system Ver2かな。　ただ、何かを処理するもの、
　ということはわかりました。
　ALTERA総合カタログに「Embedded Processor Portfolios」と書かれていたので、
　直訳すると、組み込み、処理、{紙挟み、書類、かばん}・・・・・
　ますますわかりません。
　何をprocessするのでしょう、、、、

>エンベデットマイコン
　　Embeddedと言うからには、装置に組み込まれることですので、
　　H8やPICのことだと思っています。
　　FPGAの中に入れる「似非マイコン」も、FPGAの中に組み込むという意味では、
　　embeddedのような気もします。

>ACDSとは何でしょうか?
　　これは、さんざん探しました。
　　ALTERA Cxxxx Development Systemかな?と予測しています。
　　Development Syatemだと、Quartusと何が違うのか。
　　MAX++という言葉も出てきましたが、これはCPLDのMAXシリーズのことだと
　　思います。

>FPGAのソフトを格納するROMが内部に入ったもの
　　調査中ですが、どういうキーワードで探したらよいのか、わかりません。
　　ALTERAのページには、省略語の一覧とか用語集(Glossary)が無いみたいで、
　　省略語が出てくるとワケがわかりません。製品カタログの2ページに
　　少しだけ用語集があるのですが、カタカナ表記をカタカナで説明
　　しているので、ちょっとわかりにくいですね。どこかに、用語集は無いでしょうか?
　　特に、ACDS ( Axxxx Cxxx Dxxx Sxxx : アルテラの○○○ソフトのことを言う)
　　みたいな「省略語」(abbreviation)が知りたいです。

Altera Complete Design Suite

>>289
ありがとうございました。
Complete Design Suiteですか、Completeだとは思いませんでした。
ありがとうございます。
Design Suiteって、流行のようですね。
確かあちらさんも Integrated Synthesis Environment Design Suiteですよね。
以前はISEだけだったように思います。
Complete なのに Suite、Integrated なのに Suite と言ってみる、
よくわかりませんが。

疑問が晴れて嬉しいです。これから吉牛行って、飯食ってきます。
どうもありがとうございました。

どちらもアメリカ製だから、しょうがないと思う。

確かにこの業界、言葉だけ聞いても、その実体がアプリなのか物なのかわからない事が多いな。

>>285
俺も詳しくはないが、わかる(気がするような)ものだけ。

> 3. エンベデットマイコンというのは組み込みマイコンのことだと思いますが、
> 　　これはH8やPICなどのマイコンのことを指すのでしょうか?
> 　　それとも、FPGAの中に組み込む「疑似マイコン」のことを言うのでしょうか?
自分で答え書いてるようだけど、広い意味ではどちらも指すと思う。文脈で判断するしかないが、
FPGA 関連なら後者である確率は高いかも。また、こういった FPGA に放り込むモジュールは IP と言ったりもする。

> 5. ALTERAのFPGAの中で、FPGAのソフトを格納するROMが内部に入ったものは
> 　　あるのでしょうか?　JTAGの配線をしなくても良いので、便利だと思うのです。
そういうものは俗に CPLD と言われる。FPGA より手軽だが、規模が小さい。構造についてはよく知らん。

まあ偉そうにしゃしゃり出てみたものの、俺もこんなもんか。
なぜ FPGA の勉強をしているのか知らんが、大事なのは理解できたところからいじくり始めてみること。
とてもじゃないが、最初から全部を理解しきれるものじゃない。これは俺の悪いところでもあるんだがな。
謎が謎を呼んだりもするが、とりあえず放っておいても何とかなる場合も多い。

>>288
http://ja.wikipedia.org/wiki/Nios_II
じゃね？w

みんな親切だな。聞き方がふざけた釣りにしか見えないのにｗ
ROM内蔵のはSpartan3ANとかLatticeXP2とか実際に存在する。
それと、System on Programmable Chip な。

>>294
それはおまいさんがひねくれた見方をするからじゃ、いや、へんな書込みが多いからそういう目で
見るようになるのか。「ググレ」とかっていうレスがつかないようにそういう書き方をしてるんじゃ
ないのかな。
SOPC Builderのアルテラの説明読んでも初心者はわからんのでは。>>292が言ってるように実際に
使ってみてはじめて実感するものかも。まあアルテラの公式サイトよりうまく説明できる人がいれば
話は別だろうけど。

>>284
けちけちな俺でもこれは結構「激安ボード」と思えるかも。アルテラのほうが高いイメージ
だったんだけど。ＤＥ０とＤＥ０−ＮＡＮＯってのがあるけど載ってるＦＰＧＡのロジックエレメント、
ＮＡＮＯのほうが多いね。これミスタイプかな？22,320ロジックエレメントってザイリンクスの
ＸＣ３Ｓ２５０Ｅ（２５万ゲート）と比べて回路規模でどれくらい差があるんだろう？たとえば
Ｎｉｏｓ�Uとかいれてもまだ余裕があるのだろうか？

NiosII/eだと700LEくらいらしいですね。
あとは周辺機能によると思うけど

>>295
無理矢理略に当ててるようでちょっとふざけてるように見えただけ。
名前の意味を長々と追求するよりはツール落として起動してみるのが一番だとは思う。

ちなみにCycloneIV に NiosII/f（一番高機能）、DDR2メモリコントローラ、
ストリーミングFFT（16bit×1024ポイント）その他周辺を組み込んで12kLEだったな。
Web Editionで使えるIPではなかなか使い切れないのではないだろうか。

＞ＸＣ３Ｓ２５０Ｅ（２５万ゲート）と比べて
それたったの5kLEしかないよ

DE0-nanoに液晶つけて、SOPC BuilderでNiosII組み込んで、フォトフレーム作ってた高校生。
それに比べて、このスレは・・・

そういえば、JTAG接続端子とUSB-Blasterが接続できる状態の、
アルテラのCPLDでパラレルFlashにXilinxのFPGAのコンフィグデータを書き込んで、
CPLDでFPGAをコンフィグするシステムのCPLDの中を設計したときに
ザイリンクスのFPGAのプログラム方法を読んだな。

>>285
１、
SOPCビルダは、簡単に言うとIP組み合わせるだけで
FPGAの中身を作ってしまいましょうと言うツール。
既存のIPだけでは作れないことが多いので自作IPもインポートできる。
最新QuartusではQsysとか言うのに置き換わってるはず。

２、
Nios IIはAlteraのCPUコアのIP。
SOPCビルダでCPUコアIPの設定を行って周辺回路を組み立てていく。
（Qsysは使ったこと無いので知らない）
別途Nios II用のデバッガ兼コンパイラがあったはず。

３、
Nios IIのようにIPとして提供されるCPUのことを指すはず。
ARMマイコンなんかは良い例。

４、
知らん。
多分Altera純正のダウンローダ。

５、
MAX-IIは中身がFPGA構造でROM内蔵だけど、AlteraはCPLDって言い張ってる。
Alteraのデバイスで他に該当するものは知らない。
てか、ROMが中に入っててもJTAGは絶対必要。
オンボードでROMの内容を書き換える方法が他に無いので。

>>298
そりゃ、3Ωとドロップアウトとモモニストの集まりだからｗｗ
decultureさんもいらっしゃいますか？
シャチョさんが来てくれたら、少しはレベルもあがるんだけどね。

>>285 = >>290 です。
みなさん、ありがとうございます。おかげ様で、だいぶん分かってきました。

>>293　ありがとうございます。Wikipediaはスゴイですね。
こんなことまで載っているんですね。理解が深まりました。

Nios IIについて
スペリングは未だに分からないのですが、Embeddedマイコンの名前のようですね。
H8, PIC, ARMと同じ土俵の扱いで「Nios II」ですね。
「ALTERA FPGAのFPGAシリコンチップの横に、Nios IIマイコンシリコンチップを
並べて埋め込んで、両者を金線でつないだ、という訳でなくて、
FPGAの中のD-FFを使って、マイコンの動作をするようにHDLを組んだマイコン。
そのマイコンの名前をNiosと呼ぶ」と理解しました。
　　(Wikipedia USAによると、Nios=National Institute of Open Schooling なので
　　　学校向けにALTERAが考案したものでしょうか。調査継続したい)
　　Nios 1 があって、今はNios 2なのか、これも情報が得られず不明です。


そして、このNiosマイコンのHDLを生成するための「ウィザードソフト」が、
SOPC Builderですね。SOPC=System On Programmable Chipの略。
このSOPC Builderは、Quartusという開発ツールソフトをインストールすれば、
その中に自動的に入っており、何らかの方法で呼び出して使用する。(と思う)
ここは想像ですが、
そのウィザードで「今日はUARTを3つ、PIOを19bitもらおうか。メモリコントローラもね」と
まるで寿司屋のような注文を付けて、「Submit!」みたいなボタンをクリックすると、
NiosマイコンのHDLが作られる。それを通常のHDLと一緒にコンパイルすると、
FPGA用の書込ファイルができる(のかも)


>エンベデットマイコン
>>292　ありがとうございます。
おっしゃる通りで、狭義にはFPGA内部にマイコンを設置する事を言うようですね。
>FPGAに放り込むモジュールは IP と言ったりもする。
このIPは、Intellectual Propertyの略ですね。昔Z80などにあった函数ライブラリ
みたいなものだと理解しました。無料、有料いろいろあるみたい。

みなさん、本当にありがとうございます。

連投すみません。明日は休みなので、夜更かししています。

>>297
>名前の意味を長々と追求するよりは
略語を知ることは大事だと思うです。言葉の意味を知れば、本を読んだり会話できたり
できるようになります。意味を知らない略語は使いたくないですから。
(難しい言葉や横文字を並べて、分かったような気になっているとか、相手を煙に巻こうとしてる?
そんな人にはなりたくないんです)

>ちなみにCycloneIV に NiosII/f（一番高機能）、DDR2メモリコントローラ、
cyclone4というFPGAに、Nios II/fullバージョンのマイコンと、
Double Data Rate2 メモリコントローラを、SOPC Builderに依頼して作り込んで、

>ストリーミングFFT（16bit×1024ポイント）その他周辺を組み込んで12kLEだったな。
データを受信しながら同時に行う高速フーリエ変換(縦96dB解像度、横幅1024周波数)を
組み込んで、12000Logic Elomentを消費した。

>Web Editionで使えるIPではなかなか使い切れないのではないだろうか。
webの無料ソフトで使える函数モジュールでは、なかなか使い切れない....

という理解であっているでしょうか?

ひとつだけ。
SOPC Builder（Qsysに移行中）はNiosIIを含むデザインを作るため「だけ」のツールでは無い、
と認識した方が良いと思います。

NiosIIを使ったデザインを作るためにはSOPC Builderは「必須」ですが、逆は真ではありません。
SOPC BuilderはNiosIIを含まないデザインを作るのにも有用です。
自分が今まで作ったモノを見てみると、AlteraでNiosIIを使わなかったデザインはいくつもありますが、
SOPC Builderを使わなかったデザインは1つも無いですね。

>>300
ありがとうございます。
みなさんのおかげで、お話の内容が少しずつ分かるようになってきました。

>SOPCビルダは、簡単に言うとIP組み合わせるだけでFPGAの中身を作ってしまいましょうと言うツール。
ということは、SOPC Builderを使わなくても、自力でHDLを書きまくれば、
UARTやSDRAMコントローラ、ひいてはNiosIIまで作れるという理解で良いのでしょうか?

>Nios IIはAlteraのCPUコアのIP。
実は、この1行でNios IIの実体がわかりました。端的ですが十分な説明ですね。
実はIPなんですね。よくわかりました。

>ARMマイコンなんかは良い例。
FPGAの中に、ARMマイコンの「IPを入れる」のと「ずばりシリコンチップを入れる」のは、
性能的には同じと考えるのですが、どうでしょうか?

>MAX-IIは中身がFPGA構造でROM内蔵だけど、AlteraはCPLDって言い張ってる。
なんでそんな意地を張るんでしょうか。素直にFPGA+ROMと言えばいいのに。

>Alteraのデバイスで他に該当するものは知らない。
ということは、前出のSpartan3 ANしかない、ということでしょうか?
もちろん、JTAGの配線は要りますが、5本くらいで済み、FPGAとメモリ間の配線は
要らなくなるので、便利かなと思うのですが。

FPGAの評価ボードは安く出ていますが、Nios IIのソフト?は高いんでしょうか。
フリーのグレード、Nios II/e (e=evaluation? , economy? , education?) だと
小さなものしか作れないという話ですし。
買おうかな、と思っています。

ダウンロード機能付きで激安と言われると、MAX II Micro Kit を思い出すな。
ttp://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=39&No=215

オレはUSB Blaster持ってるから、これが使い物になるのかどうか知らないけど。

>>304
連投すみません。休みが変わってから、体が変です。

情報をありがとうございます。

>SOPC Builderを使わなかったデザインは1つも無いですね。
この1行に凝縮されていますね。ありがとうございます。
慣れてきたらやってみます。

さきほど、Quartus II web editionを落として、動かしてみました。
HDLを書くエディターがすばらしいです。
「-」ボタンでインデントがopen/close、こんなのは初めて見ました。
木を見て森も見えるエディター。いいですね、感動しました。
良くできてる。

>「-」ボタンでインデントがopen/close、こんなのは初めて見ました。

どんだけ視野狭いんだよｗｗｗ

堅苦しい人だなあ。

> (難しい言葉や横文字を並べて、分かったような気になっているとか、相手を煙に巻こうとしてる?
> そんな人にはなりたくないんです)

そんなの話し方でいくらでもフォローできると思うんだけど。詳しそうな人が相手だったらついでに聞いてみるとか。
プライド高いのかな。

>>306
DE0シリーズより値段がちょっと安いけど、MAX IIでできることは少ない
DE0-Nanoと比べてLE数で1/10くらいだし、ブロックRAMもPLLもない
DE0シリーズは外付けRAMも付いてるし
値段と機能を比べたら選択肢に上がらないと思うけど

>301
は録画したアニメの消化でもしてろ。
FPGAさわれないんだろて。

>>296、>>297
イメージしやすい情報ありがと。ＸＣ３Ｓ２５０Ｅ（２５万ゲート）でも俺には十分だと思ってた
けどそれよりもさらに上とは。自作電子工作には使う場が多くはなさそうと思ってたけどNios�U/e
を組み込んでマイコン＋ＰＬＤって使い方なら重宝しそうだ。

>>305
＞フリーのグレード、Nios II/e (e=evaluation? , economy? , education?) だと
＞小さなものしか作れないという話ですし。
これだとものすごく残念な印象になるけどアルテラによれば次ように書いてる。
「Nios II /e コアは、自動車、工業用機器、および民生用機器といったコスト重視の
アプリケーションに最適です」
http://www.altera.co.jp/devices/processor/nios2/cores/economy/ni2-economy-core.html
周辺機能は上位のコア同様に選択して組み込めるんだよね。他のマイコン同様、たいていの
アプリには十分なのでは？

これまでザイリンクスばかりみてきたけど、アルテラの公式サイトのほうが情報が見やすく初心者
には取り組みやすそうな印象だな。アルテラ、いいね。

>>298　そりゃ、3Ωとドロップアウトとモモニストの集まりだからｗｗ

それより恥ずかしい　ID:W10+Xevf　40歳後半のアニメキモヲタ

↓コイツ、初心者が来ると湧いてくるな。
新生　近藤豊広こと軽石？もしくは豚嫁Marie?


301 名前：774ワット発電中さん[sage] 投稿日：2011/07/14(木) 01:19:48.90 ID:W10+Xevf
>>298
そりゃ、3Ωとドロップアウトとモモニストの集まりだからｗｗ
decultureさんもいらっしゃいますか？
シャチョさんが来てくれたら、少しはレベルもあがるんだけどね。

おまえ、昨日から目の敵(めのかたき)だな。

もう誰も食いつかないよ。
つまらんやつ

>>313
「40歳後半のアンモニアヲタ 」に見えた

小便くさい幼女好きの40後半。地獄絵図…

Nios IIの公式ページに「評価は無償」って書いてあるけど
無償なのってeコアだけじゃないの？

評価版＝opencore plusだったかな？
USBブラスタつなぎっぱなしでないと動かなかったと思う。

>>315
ここまで粘着できるID:JWFv9qSuは本当にうざいな。
臭い、臭いと騒いでいて、実は自分の体臭が匂っているだけの自営業は早く逝ってほしい。

>>318
評価 "は" 無料
純正プログラマを使ってQuartus II Programmerからコンフィグしたときに限り動く。
JTAGを切断するか、Open Core Plusダイアログを閉じるまでは機能制限なく使える。
SRAMコンフィグのみでROMに書くことは出来ない。

Niosに限らず、有償のIPはこうなっているのが多い。

粘着性のキモいのは最低２匹いるとみた。

夫婦で荒らしかよ、泣けるぜ。

本日の一匹目はID:bF+v1Hj6だな。

何でだよ、同志。

アルテラのほうはＮｉｏｓ�U／ｅプロセッサ・コアの組み込みとＣ言語によるプログラミングをメーカー
提供のフリーツールだけでできそうだということだけど、ザイリンクスのＭｉｃｒｏＢｌａｚｅはどうなんだろう？
フリーの開発環境で使えるのかな？

>>326
Xilinx SDK はライセンスが要るはず。

>>328
FPGA＋PCをまとめてシステムにして、
起動ごとにシステム内のPCから自動コンフィグするような仕組みにしてやれば、
評価ライセンスでずっと動作できるのかな。

ちょっと高いけど、teraasicのVEEKほしいなぁ・・・

>>305
> >ARMマイコンなんかは良い例。
> FPGAの中に、ARMマイコンの「IPを入れる」のと「ずばりシリコンチップを入れる」のは、
> 性能的には同じと考えるのですが、どうでしょうか?

ARMから提供されるRTLはFPGA向きではないよ
なのでASICのようなパフォーマンスは出ない
RTLの改版権なんて通常のASICベンダーも持って無い
Xilinxが今度ハードマクロでA9 800MHz搭載してくるが
Xilinxにソフトマクロでマッピングしたら
A9 30MHz程度で限界だよ

XILINXのサイトにサインインできなくて困ってる。オレだけ？

普通に入れたけど。

どうやっても入れんからアカウントを作り直した。で、ISEをダウンロードしようとしたら追加でプロフィールを要求されてそこでエラーで終わり。
全くどうなってるのか。

ブラウザとかＯＳとかの問題では？

いや、ブラウザとかＯＳに左右されるって時点でダメサイトだけどなｗ

ブラウザの種類もバージョンも書かずチラ裏ですか

クライアント側で依存してるとしたら赤米のJavaダウンローダーかな。
ブラウザーからJavaを呼び出せない・許可が無いとか。

でも、ザイリンクスのアカウント周りもトラブル多いよ。
登録済みライセンスが消えてたり、他社のライセンスが見えたりとかｗ
サーバーが持病持ちなんだと思ってる。

急いでるなら代理店に頼んだほうが早い。

ブラウザはIE8。OSはVista。
ISEをダウンロードしようとすると住所を入力する画面になって、次へボタンを押したらエラーって表示される。
このエラーはブラウザのエラーではなくerror.doが出力してるXILINXからのメッセージ。
しばらくして再度お試しくださいって、昨日からこの調子。
誰か助けてくれませんか。

XILINXに連絡する以外ないと思うが…

>>335
IE8、Windows7で13.2をダウンロードしてみたけど、問題ないみたい。
住所等を入力する部分で、日本語が許可されていない部分で日本語を入れているとか、
ActiveXを無条件で弾く設定になっているとかは？

全部英語にしてもだめでした。ActiveXはよくわからないのですが、IEのセキュリティレベルを中にしてもだめでした。
ダウンロードができるということは、アカウントのプロフィール関係がおかしいのですかね。。

その位のこと自己解決できない奴はISE落としても一緒だから
あきらめろ。煽りではなくマジで。

普通にWindowsXP、Opera11で落とせるけどな。
IE以外で落とせるんだからActiveX関係ないだろ。

>>338
OSインストールからやりなおすとか、
自分も挙動がヘンで別のPCから行けるけどメインで使ってるのでは全然ダメで入れなおした事があった。

ザイリンクスの公式サイト、結構重たいよね。ちょっと回線速度が遅かったりすると表示するのに
時間がかかる。それにISE Web Packのファイル容量は馬鹿でかく（４Ｇオーバー）ダウンロードに
要する時間が長い。

数日前にやったときfirefoxだったけど、ダウンロード出来たよ

OS変えてもブラウザ変えてもだめでしょうがなくXilinxに連絡したら
翌日「もう一回やってみ」的返事が来て
全然わかってくれない〜と泣きながらやったらなぜか通ったことはあった。

むこうで何かしたのか、何にもしてなくて何かがタイムアウトしたとかなのか
その辺はさっぱり分からないが。

ほんとに連絡してみたら？

C:の空き容量が足りなくて詰んだことはあるな

XILINXに連絡したら異常ないからもう一度試してみ、みたいな返事が。
別のPCで試しても同じ症状（こちらはXP）だからサイトの問題だと思うのだがなぁ。

サイトの問題なら俺も食らうからなぁ
プロバイダのせいかも知れないね

XILINXからアカウントの入力内容がおかしいから直せと連絡きた。最初は問題ないと言ってたくせに。
でもどこを直せばいいかわからん。英語でアカウントを取り直そうかなぁ。

ウィルス検査ソフト…

そうやって偽装URL付きのメール送れば、フィッシングが出来るのかぁ

記載内容のへんな場所に全角コードでも入っちゃったのかね？

直し方がわからんと返事したら調べてくれることになった。
調べてから連絡くれと。レスポンスが早いのは良いけど。

DE0-nanoのクイックスタートガイドの記述と付属のＤＶＤはv10.1sp1となってる。
マニュアルの説明では「NIOS II IDE」と説明されてるんだけどNIOS II IDEとNIOS II EDS
は同じもの、違うもの、どっちだろう？NIOS II EDSは起動できるんだけどNIOS II IDEの起動の
仕方がわからない。

>>353です。自己解決しました。ＤＥ０−ｎａｎｏ上で無事にＮｉｏｓ�Uが動き出した。はじめてだから
ＬＥＤとプッシュボタンがついてればＮｉｏｓ�Uの実験には十分と思ったけど、次のステップに向けて
外部回路が必要そうだ。ＤＥ０はオンボードでいろいろついてるからＤＥ０の方がよかったかな。
ブレッドボードに接続しやすいようにソケット側のコネクターがついてたらいいのにな。

解決しました。アカウントの「市」の所に町名が入っていたためでした。市の名前をローマ字で完全チェックしてるとは。

弾いた理由を表示するとか、
リストから選択させるようにすればいいのに。
そこらの個人サイトより酷い実装じゃん。

NIOS動かして何するの

ソフトCPUのおススメって何かあります？

ナイオス2

軽石さん…、トングル再び…

ひさしぶりに簡単なロジックをと思い、開発ツールを落とそうかなとしたら…
ダウンロードで2G, インストールで10G超え
ちょっと躊躇してしまったよ

ツールだけで10GBってアホ杉だよな

ワープロだけでＦＤＤ１０枚とかアホすぎだよね

>363
善部町から出てくるな、軽石。

今時ツールで10GBくらい大したこと無いが
Xの版数上がると別のバグが出るのが…
どんなテストしてツールリリースしてるんだ

検証部隊が能無しなのはデフォ

この手のツールってのは、ハードの発売に合わせなきゃならんから、デバッグで不具合出てもリリースは遅らせるわけにいかねえからなぁｗ

>>365
しかしPLDで超小規模の回路をと思ったら10Gって納得できないｗ

10ゲートなら十分小規模じゃないか！

発売もされていないデバイスもインストールするから。
大人しく、Spartan3とVirtex4だけにしとけばいいんだ。
そうしたら、容量は小さくなる

NiosIIのタイマー・レジスタに、汎用マイコンと同じようにアクセスしたくて次のようなコードを書いた。
struct st_tmr1 { /* struct TMR0 */
union { /* union P2PCR */
unsigned short WORD; /* Byte Access */
struct { /* Bit Access */
unsigned short TO :1; /* Bit 7 */
unsigned short RUN :1; /* Bit 6 */
unsigned short :6; /* Bit 5 */
unsigned short :8; /* Bit 5 */
} BIT; /* */
} TSR; /* */
union { /* union P2PCR */
unsigned short WORD; /* Byte Access */
struct { /* Bit Access */
unsigned short ITO :1; /* Bit 7 */
unsigned short CONT :1; /* Bit 6 */
unsigned short START:1; /* Bit 5 */
unsigned short STOP :1; /* Bit 4 */
unsigned short :4; /* Bit 5 */
unsigned short :8; /* Bit 5 */
} BIT; /* */
} TCR; /* */
union { /* union P2PCR */
unsigned int DWORD; /* Byte Access */
struct {
unsigned short L;
unsigned short H;
} WORD;
} TMR; /* */
union { /* union P2PCR */
unsigned int DWORD; /* Byte Access */
struct {
unsigned short L;
unsigned short H;
} WORD;
} CNT; /* */
};
/* */
#define TMR1 (*(volatile struct st_tmr1 *)IOADDR_ALTERA_AVALON_TIMER_STATUS(TIMER1_BASE)) /* TMR01 Address*/


main関数内で
TMR1.TCR.BIT.ITO = 1;
TMR1.TCR.BIT.CONT = 1;
TMR1.TCR.BIT.START = 1;
のようなタイマーの初期設定をすると、動作したり、しなかったりと不安定なのだが、ＮｉｏｓＩＩでは
このようなレジスタへのアクセスは駄目なのかな？
IOWR_ALTERA_AVALON_TIMER_CONTROL(TIMER1_BASE, 0x07);
のような記述をすると今のところ完全に動作してるみたいなのだが。

簡単なコードをスレにアップするのにスペースとかタブとか書式を整えて書き込む方法はないのかな？
書式が崩れて醜くなってしまった。

コンパイル結果見ないと分からんけど、
ワードアクセス必須の場所にバイト書き込みとかしてるんじゃないのか？

>>372
ttp://codepad.org/

>>371
Quartus 9.1sp2で標準のInterval Timerを作って、タイマーのHDLを見てみた。
バイトイネーブルがない。
共用体アクセスすると、コードの最適化具合依存でバイトアクセス（バイトイネーブル必須）だったはず。
（XilinxのMicroblazeも同じよ：共用体使うならバイトイネーブルが要る）

素直に、こう書けば？
IOWR_32DIRECT(TIMER1_BASE, offset, data);
　offsetに書くべきアドレスはsystem.hに定義があったはず。
　dataは32bit(alt_u32型)のデータ。

HDLとコンパイル結果を嫁ば全て解決。

>>371
あとはNios2/fなら、IOアクセスはIO関数使わないとキャッシュに引っかかるからやめたほうがいい

>>371
使ってるＣＰＵはＮｉｏｓＩＩ／ｅです。

IOWR_ALTERA_AVALON_TIMER_CONTROL(...)　と　IOWR_32DIRECT(...)
注意すべき違いがあるのかな？

「SYSTEM_BUS_WIDTH」の定義はどのファイルにあるのかな？ＳＯＰＣを使ったＮｉｏｓＩＩ／ｅの
デフォルト生成では32なのかな？

QuartusIIとNiosIIEDSのプロジェクトを作成し、Ｃコードも途中まで書きかけた状態で
ハードウェアのシステム構成をSOPCで変更しなおした後、その変更を現在のプロジェクトに
反映させるもっとも簡単な手順はどうすればいいんだろう？
ＧＵＩのメニューをマウスで数クリックで作成途中のファイルや設定を更新してくれる方法が
あればいいんだが。

>>378
現在のプロジェクトってプログラムのほう？
SOPCでGenerateしてEDSでGenerateBSPするだけでは？

社内にXILINXを使うチームとALTERAを使うチームがあって何となく共存してたのですが統一することになりました。
XILINXに統一したいのですが何か殺し文句はありませんか？

>>380
なんと無駄な事をしていたんだとｗ

で、Xilinxにしたい？　殺し文句？　Xilinx派を根こそぎ一掃する気かｗ

業界シェアNo1とでも言っとけよ

ひとつになろう！ニッポン！！

・開発環境が某社より使いやすい
・他社のデバイスよりちょっと速い
・メーカーサイトが見やすい
・純正ダウンロードケーブルが某社より気持ち安い

って、あれ・・？

AよりXの方がきもてぃいい

Xの方が、量産時のディスカウントがすごい、もう。

>>380
使用率95%超えたあたりの挙動が、Xの方が安定している（合成metしやすい）。
DSPマクロが素直な作り
RAM周りのつくりがしっかりしている（Aはエラッタ以外でも不安定要因がある）

Xは資料の検索がしにくい
ISEは時々クリーンアップしてやらないと合成結果が信用できない
AのようにEDKくらいらいライセンス不要にしてくれよ
オプション設定する場所を一カ所にまとめてほしいなあ

>>379
ありがとう。ＢＳＰエディタでgenerateすればいいんですね。

>>380
ツールに関するバグ、バグっぽい挙動は、全て私がフォローします、フォロー
しきれなかったら責任取ります。（キリッ）
と言えば、いいんじゃないかな。

1社だけに依存するのは、どうかとは思うけれど。

>>389
それ言われたらXilinx使っても良いって思えるｗ

Xilinxってなんであんなにバグ多いんだろね。石はいいのかもしれんが、ツールがクソ過ぎる。
どうせ統一するならAlteraに統一する方がいいんじゃね？

AlteraはPCIeのハードIPがトランスポート層まであるのが気に入った。

>ISEは時々クリーンアップしてやらないと合成結果が信用できない

これではまってるのは俺だけじゃなかったのか。

量産数が多くて大量に石を仕入れるならコスト的にXilinx
量産数が少ないならツールが使いやすいAltera
でいいと思う。

>>393
>これではまってるのは俺だけじゃなかったのか。
ないない。みんな困ってる。
そんなメニューを付けるくらいなら、
毎回コンパイルの前に自動的にやって欲しいと思う。

>>395
>>393
クリーンアップをすると24時間、しないと2時間

だったらどうする？毎回やられたら泣く。

クリーンアップをすると24時間、しないと2時間だったら、ね。
でも多くの場合は、
クリーンナップを忘れていて、半日以上悩んでいるが、
クリーンナップすれば、10分で結果が出て、次の段階に行ける。

普段使ってるパソコンはPentium4,2.53GHzのxpで、NiosII CPUと周辺モジュール、合計2,500
ロジック程度の構成をコンパイルするのにかかる時間は３分３０秒程度。比較的新しいパソコンで
どれくらいコンパイル時間が短縮されるか興味があってi5-750,2.66GHzのwindows7で試してみた
ところコンパイルに要した時間は４５秒程度だった。思ったほど時間短縮にはならない気がするけど
どうかな？

windows7(64bit)にQuartusIIv10.1sp1をインストールしてるのだがusb blasterがprogrammer
で認識されない。ターゲットボードはDE0-nanoボード。デバイスマネージャで確認するとドライバは
正しく動作してるし、DE0-nanoのコントロールパネルでは接続も問題ない。どなたか解決方法を
知りませんか？

五倍以上早くなっているのに、「あんまり」か？
劇的だと思うけど

来年予定のISE14.1は本当に合成速くなるのかなぁ
まずは速度より品質だけどねぇ

Pen4-2.53GHzの発売日は2002年5月7日、Core-i5 750の発売日は2009年9月8日
約7年立ってるからムーアの法則により約25倍の性能になっていてほしかったよね

周波数が上げ止まってるからな、
横への広がりでカバーなんだろが、アプリをマルチコアに対応させるのは至難の技。

マルチコアの割にバスが貧弱なんだよ
あと読むサイズが細かいとレイテンシが累積する
CPU以外は昔と比べて圧倒的という程でもない

AtomでQuartus使うとLED光らせるだけでも5分かかる

同じのをザイリンでもやって欲しい

>>398
> 思ったほど時間短縮にはならない気がするけどどうかな？

内部バスで繋がってるキャッシュはともかく、外部メモリバスの速度は
大して上がっていないからそんなもんじゃないの？

>>406
メモリバス自体は順当に上がってるよ。
Pen4世代だとDDR333かな？2.67GB/sあたり。
今のDDR3-1600だと12.8GB/s、トリプルチャネルだと38GB/s超。
伸びていないのはアクセスタイム。

連続アクセスだから見かけだけだね。物理的にどうしょうもないわな

ディスクアクセスが結構な割合を占めてる。
SSDにするとかなり快適よ。
寿命縮めそうだけど。

25倍の性能ってことは、この例だと8.4秒か
3分30秒の処理が一桁台の秒数で終わるなら速攻で買い換えるレベル

>>398
「Hardware Setup...」でも認識されないってことだよな？

>>409
そんなことしなくても、RAMディスクドライバ入れて、環境変数TEMPで
テンポラリをRAMディスクに置けばええんでないの？

もしかして環境変数も参照しない糞な作りなの？

>>411
GB単位でメインメモリを消費するソフトだぞ。
RAMディスクに使うなんて勿体ない。

常時GB単位のメモリを食うわけでもなかろう。　そもそもOSが管理する仮想
空間が4GBしかない32bit OSだと、プロセスあたり実質3GBを超えるスワップ
領域を確保するなんてできないわけだが、おまいら全員64bit環境か？

たとえGB単位でも、いまやDDR3メモリを4GB×2枚が4000円以下に下落してる
し、ケチなこと言わずに最低でも4GB×4枚(16GB)くらい積めよ。Intel系
なら、安マザーでも最低×6枚(24GB)まではいけるやろ。

糞ソフトが論理合成のたびにどっかのループでメモリリークしてるのと
ちゃうのか？

それに、Windowsに限った話ではないが、64bitにしたところで、仮想空間の
割り当てはともかく、OSに割り当てるメモリが足りなくなって止まってしまう
ほど、アプリには実メモリを割り当てない。

#include <stdio.h>
#include <stdlib.h>
#include <unistd.h>

int main(int ac, char **av)
{
int i;
char *p;
for(i = 0; i < 65536 * 32767; i++){
printf("%d ", i);
p = (char *)malloc(65536 * 1024);
if(!p){
printf("error in malloc\n");
break;
}else{
printf("allocated: %08lX\n", p);
}
sleep(5000);
}
printf("test\n");
return 0;
}

QuartusII のWeb Editionって64bitOS未対応だけど、
実質不都合ってある？

メモリ要件
ttp://japan.xilinx.com/ise/products/memory.htm
ttp://www.altera.co.jp/literature/rn/rn_qts_dev_support.pdf

>>413
Virtex-6であっぷあっぷし始めたから64bitに移行したよ。

>>414
メモリを読み書きすれば確実に消費するけど、
mallocの場合は割り当てだけなのか消費するのか、
ライブラリーがどういう実装してるかによるのでは。
初回メモリプール割当て時にメモリフィルするライブラリーもあるし。

>>415
もともとWebエディションはでかい石を扱えないから問題無いんじゃね。

>>416
あーごめん。64bitOSにインストールした場合に
不都合ありますか、って意味です。

実際、Win7(64bit)で動いてる？みたいだけど、
なんか不安なんで。

>>417
仕事での使用のはなし？それとも趣味の範囲？
趣味の用途なら動いてるならそれでいいんじゃないかということなのだけど。

自分のwindows7(64bit)環境でもQuartusII、NiosII_EDS (v10.1sp1)ともに動く状態にセットアップできたけど
xp(32bit)のときのように「少しのつまづきもなく」というわけにはいかなかった。

趣味の範囲です。（仕事の勉強も兼ねて、ですが）
おっしゃる通り、動いてるならそれでいいじゃん！
と言われればそれまでなのですが。

>「少しのつまづきもなく」というわけにはいかなかった。
具体的になにか不具合があったのでしょうか？

セットアップに苦労したという印象があってかいたけど、windows7(64bit)上のQuarturIIの問題
じゃなくてNiosII_EDSの方の問題だった。新規プロジェクトを作成した時プロジェクト・エクスプローラ
・ウィンドウにＢＳＰプロジェクトだけが表示されてアプリケーションプロジェクトが見えないとという
問題があって、ビルドができなかった。

参考までにどなたかご存知でしたら… m(_　_)m
PICだと書き込まれたプログラムをなんとか読み出すツールがあるものもあるそうですが
割と小規模、単純なPLDに既に書き込まれたHDLを引っ張り出すことって出来るものなのでしょうか。

無理

運良くプロテクトヒューズが気ってなくても、読み出せるのは、JEDECの
ヒューズマップ(バイナリ)まで。

PICにしたって同様。インデント付きで綺麗に整形＆ご丁寧にコメントが
付いたソースが読み出せるわけではない。

というか、HDLが書き込まれるわけがないだろが

たぶんコピー品作る業者なんだよ。
単に無理とだけ答えとけばいいものを
変な知恵与えるなよ。

>>421
中華氏ねや

>425
コピーならbinaryですむだろ、半可通軽石ハゲ。
つか、軽石は不可通か。

FPGAやってると人間荒んでくるんですかねwww

>>427
質問者がHDLいうてますやんか
>>428
睡眠時間削られてるせいでしょうかねぇ

>429

>427は、>425軽石に、コピーじゃないだろって言ってるんだと思うけど。

あぁ、なる。
でも、吸い出したいってのはコピー業者だろ。
ソース欲しいってのはアップコンパチにしたいんだろうけど、業者氏ね。

こんなとこで聞いてる時点でたかが知れてるから、教えたってできっこないよ

学習用ボードなどに載ってるＰＬＤを使ったＵＳＢ−ＪＴＡＧ機能を自作ボードに移植したくて
コピーしたいってことはあるかもな。しかしＦＰＧＡやるやつってぎすぎすしてつまらんやつ
ばかりなのか、内容のある話に進展しないな。

じゃあお前が発展させろや

ハッテンはやばい

>>433
ならそのように書いて欲しいわ、PIC吸い出すとかゴト関係の体感器でも作ってるアホかと。

>>433
ALTERAなら、どっかの同人ハードみたいに
もどきを表面実装のPICに移植してオンボにしちゃう手もある

>>435
hattenか、今となってはなつかしいflashだな。

ＣｙｃｌｏｎｅＩＶＥでＮｉｏｓＩＩ／ｅを動かしてます。
Ｏｎ−ｃｈｉｐ　ＲＡＭでプログラムを実行する設定にして５０ＭＨｚクロックでは問題なく
動くのは確認済み。でもＰＬＬで１００ＭＨｚに設定するとＥＬＦファイルのダウンロードで
エラーが出ますスピードグレード−６でＮｉｏｓＩＩ／ｅは最高どれくらいの周波数まで
動作するのだろうか？

>>439
ちゃんとTimeQuestでクロック制約して合成してください。
正常動作以前の問題です。

全角気持ち悪い

全角に拒絶反応するやつがたまにいるけど等幅フォントでも使ってるの？

全角ｷﾓｯ

確かに全角英数字は、気持ち悪い

HDLも全角で書いているかも知れんな

全角、全角って何？
ＦＰＧＡのまともなエンジニアには申し訳ないけど、
前からＦＰＧＡにかかわるやつはなんかおかしいと思ってたけど、まさにそれを証明してるみたい。

他のスレタイ見ても判ると思うけど、技術系一般は英数字は半角なのね。
出版関係も一緒です。
あと語尾の音引き(ー)は付けないとか。メモリ、バッテリ、トランジスタ、コンデンサ…

全角、全角って何？
ＦＰＧＡのまともなエンジニアーには申し訳ないけど、
前からＦＰＧＡにかかわるやつはなんかおかしいと思ってたけど、まさにそれを証明してるみたい。

ああ、おまえのクズさを証明しているな

>>446
お前がまともじゃないエンジニアーってことはよくわかった。

PS
#全角英数記号のうちでファイルに使用可能なもののみ半角に変換
function global:Zen2HanForFile($src){
$diff = ([int[]]'！'.tochararray())[0] -([int[]]'!'.tochararray())[0]

$tgtarray = [int[]]$src.ToCharArray();
# $match = [regex] "[ａ-ｚＡ-Ｚ０-９！＠＃＄％＾＆（）−＿＋＝｀｛｝；，．]"
$eisu = [int[]]"ａｚＡＺ０９".ToCharArray();
$kigo = [int[]]"！＠＃＄％＾＆（）−＿＋＝｀｛｝；，．".ToCharArray();
for($i = 0; $i -lt $tgtarray.length; $i++){
$tmp = $tgtarray[$i];
#英数チェック
if( (( $tmp -ge $eisu[0] ) -and ( $tmp -le $eisu[1] )) -or # [ａ-ｚ]
(( $tmp -ge $eisu[2] ) -and ( $tmp -le $eisu[3] )) -or # [Ａ-Ｚ]
(( $tmp -ge $eisu[4] ) -and ( $tmp -le $eisu[5] )) ){ # [０-９]
$tgtarray[$i] -= $diff;
continue;
}
#記号チェック
for( $j =0; $j -lt $kigo.length; $j++ ){
if($tmp -eq $kigo[$j]){
$tgtarray[$i] -= $diff;
break;
}
}
}

$x = '';
for($i = 0; $i -lt $tgtarray.length; $i++){
$x += [Char]$tgtarray[$i];
}
$x = $x -replace "[ 　]+", ' '; #1文字以上の全半角スペースを1半角スペースに
# $x = $x -replace "`”", "`"";
# $x = $x -replace "`“", "`"";
$x = $x -replace "`’", "`'";

return "$x"
}

>>448
>>450
自己レス乙

448は446を引用してなにかしようとしていたが失敗したってやつ？

>>447
＞技術系一般は英数字は半角なのね
固定観念というか、柔軟性がないというか、そういうところが技術系が一般人にとって不人気な
理由のひとつなのかな。ＣとかＨＤＬとか全角を使えないものは半角を使い、ただのドキュメント
ならべつに自由でいいんじゃない。

そんなドキュメントが付いてくる製品はまず採用されない。
そんな報告書を上げてくる派遣社員は契約更新されない。

ま、ageて連投してる時点でダメダメだけどね。
こんなところでクダまいてないで、夏休みをもっと楽しんだらどうだい？

仕様書はエクセルで書くのが、日本企業の古くからの習わしである。(ｷﾘｯ

セルのフォントは11.5ポイント、セル配置は下寄せ、行高さはデフォルト
のままで、決して勝手に変えてはいけない。　変更のやり方を知らない
とか、見栄えに気を配らないのではない。

>　そういうところが技術系が一般人にとって不人気

／(????) ＼わけがわからないよ

全角英数文字で書いたドキュメントってワードチェック通る?

>>458
半角で書いても通らねえよｗ

心を病んだへぼエンジニアのストレス発散って感じでＦＰＧＡについて気軽にトークするって
雰囲気まるでないね。せっかくの楽しいチップが台無しだな。

2chに何期待してるんだか。

そりゃあれだろ、本職外で趣味としてＦＰＧＡやってるような人にとってはこういうところくらいしか
情報交換の場はないだろ。

おまえのようなゴミと情報交換するつもりは毛頭ない。
そもそもここは学問板だ。仕様書も論文も書いたことのない趣味野郎はハナからお呼びじゃねえんださっさと失せろゴミ

平然と人を罵倒するような人は学問板に相応しくないのでは

>　そういうところが技術系が一般人にとって不人気な理由のひとつなのかな。

こういうところが、全角使いが不人気な理由のひとつなのかな。
読点も使えないみたいだし。

いや、それを言い出したら電電板が学問板にふさわしくないのであって。

仕事の思いいれということでは立派だと思うがそういうのは職場だけにしとけよ。

ぬるい仕事しかできないのは判ったから、他所にもそのスタイルを
持ち込むな。

基本、ガラパゴスな自営のロートルが、通りかかった若いもんに罵声を浴びせるスレだもんな、ここ。

事実と論理で反論できないので人格攻撃ですねわかります

芽は若いうちに摘めって言うだろ。

で、全角が使っちゃダメな理由を論理的に説明できる人いないの？

理論的、な。

>>472
個人的には検索に不便かな

大文字・小文字区別しないで検索できるだろｗｗ

ｶﾀｶﾅも半角にするとデータ量が少なくて済むってじっちゃんが・・・

全角を禁止する法律があるわけじゃなし、別にダメなわけない。
ただその人の程度が非常に低く評価されるおそれがあるだけだから、
他人にどう見られようが構わない人や、そもそも理系じゃない人は好きに使えばよい。

全半角で低く評価する輩自体が低レベルなので問題ない

コミュニケーションは伝達能力や記録が重要視されるから、
相手にとって扱いにくい方法は評価が下がって当然。

全角半角がごっちゃになってなければ問題ないよ報告書レベルでは。
それ以外に着目すべきところがあるだろうし。

国内だけなら全角でもいいよなんでも

そんなに全角嫌いなら自身で全角フィルターでも搭載すりゃいいのに。

全角の好き嫌いの問題じゃないから。
全角なんか使うのは常識の無いヤツと見られるだけ。

まあ、これでも見て
助教の悩み
http://tumblrport.com/jp/permalink.php?type=quote&key=gerMUJIc

>>484
殺伐とした流れに棹差すような、ユーモアにあふれた記事へのリンクですね。

>>483
完全に好みの問題じゃねーかｗ

好みじゃなくて、習慣、慣習。
宛名の行に線引いて御中にしたり、結婚式の案内の返信で、ご出席のごに線引くのと同じ。
どっちも意思伝達という意味では実害ないけど、"知らないんだｗｗ”ってなっちゃう。

おまえはmohtaか？　とネットの古参に思われる、という利点がある。

この異様な盛り上がりは、やはり、３Ωからdecultureまで総出演か

>489
PAL,GALで挫折したやつは他所へ行け。PICでも書いてろ。

>>485
>流れに棹差す
正しい用法で、安心しました。

趣味でＦＰＧＡ始めて約２週間、いろいろ壁にぶつかりまくりだけど自分のアイデアを自由に
形にできるなんて超楽しい。はやくａｖａｌｏｎ−ＭＭトライステート・バスに接続できる
カスタム・モジュールを自分で作れるようになりたいな。
おまえらも全角だの半角だの言ってないでＦＰＧＡ自体をもっと楽しめ。

>>492
>おまえらも全角だの半角だの言ってないでＦＰＧＡ自体をもっと楽しめ。

言われてるのお前だアホ。趣味でやってる糞野郎は出入りスンナゴミ。目障りだ。

いちいち上げんなカス

マジで全角ｷﾒｪｗｗｗ

>>493
たかが２ｃｈで何を息巻いているんだか…
初心者出入り禁止ってなら自分で掲示板立てて、代理店のＦＡＥとおしゃべりしてやがれｗ

全角だの半角だのって完全にFPGA関係ないよね
他スレでやってください

誘導
http://kamome.2ch.net/test/read.cgi/philo/1311855466/
http://hibari.2ch.net/test/read.cgi/prog/1194138339/
http://hibari.2ch.net/test/read.cgi/tech/1285918938/

>>493
プロの方でしたか、これは失礼いたしました。
仕事で2chするなよ、いや、2chが仕事？

>ａｖａｌｏｎ−ＭＭトライステート・バス
Avalon-MMにトライステートの要素なんて無いんだが

全角がいやなやつは全角がない世界へ行けよ

それがここだったんですが。

>>498
あるよ。外部接続用のトライ・ステート・ブリッジ経由で。FlashとかSRAMとか繋ぐときに使う。
が、＞492の言ってる「トライ・ステート・バスに接続するカスタム・モジュール」ってのは、
FPGA外部に接続するカスタムモジュールって事になるので、ちょっと意味不明なのは確か。
AvalonMMのマスタ・スレーブポートを持ったモジュールってかな。

>>501
それはもはやAvalon-MMじゃなくて、SRAM用バスなんじゃないかと

WindowsXP環境上にQuartusII_v10.1sp1とModelsim_altera_starter_edition_6.6dをインストールしたけど
Modelsimの動作がおかしい。新規プロジェクトを作成しようとすると
「can't read "map(デ)" : no such element in array」
てメッセージが表示されて作成に失敗するし、アプリの右上のＸボタン・クリックでModelsimを閉じようと
しても終了できなくてWindowsタスクマネージャで強制終了せにゃならん。
他にもこんな経験したひといる？

まぢでソースに”全角”まぎれてね？

>>503
割っただろ

>>504
ソースとは何を意味する？
プロジェクトの新規作成のどこで全角がまぎれる？
とりあえずサンプルプロジェクトのソースファイルだけ自分で書いたものに入れ替えて
シミュで波形表示まではできてるんだけど、なんかすっきりしない。

インストール先は次のとおりでデフォルトのインストール。
c:\altera\10.1sp1\quartus
c:\altera\10.1sp1\nios2eds
c:\altera\10.1sp1\modelsim_ase
プロジェクトを作成しようとしているフォルダは
c:\altera\application
の下。

Mentorってなんで無駄にアプリの名称変更するんだろうな？
leonardoのときも、そうだったけど、questaなんてwin64にmodelsim.exeがまんま残ってるし。
海外のサイトでquestaってquartusのことか？とか聞いてるレスあったし。
Xilinxが離れたのはこの名称のせい？

>>507
questaはmodelsim+検証環境
シミュレータとしてだけ使うならquestaの意味はない

>>508
それは全く違う。
SEは今は最新版の10.0cのダウンロードだけはできるが、
製品としては廃版だ。
PEもDEも32bitバージョンしか用意しない。
64bitとして使いたければアサーション検証如何に関わらず
questaしかもはや選択肢はないのだよ。

Mentorはボッタクリ会社
不買運動をしよう！

０１２３４５６７８９
全角イエーイっｗｗｗ

>>439
DE0-nanoのマニュアルを見てるとこのボード上でNiosIIは最低でも100MHzでは動くみたいだね。

>>512 == >>511

すっこんでろくそったれが

本日の糞注意報 ==== >>> ID:Iey6t+bS

>>513
日を越して注意報ってｗｗｗ
どんだけカスなんだｗｗｗ

>>509
そうだったのかー
指摘ありが�d

尻の穴に入れるなんてもったいない。

Xilinx ISEって、13になってから、速くなった?
久々にやってみたら、そんな気がした。

まさかPC買い換えてないよな

いえ、買い換えてないです。
PCは64bitなので、13.1から64に対応でしょうかね。

>>14
>>18
正弦波作るだけならΔΣDA作っちゃえばいんじゃないの？
簡単な回路で作れる筈だよ、当然LPFが必要だが

って他の人が答えてたか

FPGAを始めたいのですが，アルテラとザイリンクスの二社のうちどちらかの物を使う事になりそうです。
そして手早く製作が可能なものを選びたいと思っています。
二社のうちどちらが勧められるか，またお勧めのベースボードをご存知でしたら教えてください。
汎用のIOボードを作ろうとしています。

＞二社のうちどちらが勧められるか
この判断基準は？
>>394

ISE13で早く結果が出る時も有る
ただし遅かったり異常の場合も…
64bitだけ不具合とかもね
windowsとLinuxでも違うみたい
まぁ何時ものXクオリティなので
動く環境で使いましょう

汎用I/Oってか、手軽に使いたいならCPLDのほうがいいよ

>汎用I/Oってか、手軽に使いたいならCPLD
カメレオンFX2で少しハッカーになった気分になれるよｗ

ISE13って、64bit Win7 には対応しているみたいだけど、
マルチスレッドには対応しているのでしょうか。
Core i7とかです。CPUのスレッドが4つとか8つとかになったとしても、
ISEが対応していなければ「意味無いじゃん」って感じですよね。

マルチスレッドにする意味があるのかね？

ISE 専用機ならそうだろうけど、
ほかの事に使えるから
「別にいいじゃん」って感じですよね。

>>528,529
ありがとうございます。
マルチスレッドには、あまり意義はないのですか。

現在のPC上でISEの処理がとても遅いのです。
マルチスレッド化が目的でなく、もっと速くならないかと思って質問しました。
今は、Core2Duo , 64BIT , 3GHz , SSD , RAM8GB でやっているのですが、
i7にしたら、もっと速く処理できないかと思うのです。
もっと速くするために、何か良い方法はないでしょうか

DE0スレで紹介されてたヤツとか。
ttp://sine.ni.com/nips/cds/view/p/lang/ja/nid/209927

教えてください。

FPGAで、unsigned変数のみの演算と、signed変数含む演算では、
後者のほうが遅くなるのでしょうか?
マイコンでは、そのような傾向があると聞いたので、FPGAはどうかな?と思いました。

遅いの定義は？
動作周波数？サイクル数？

前者だとしても速さは無視できるレベルでしか変わらんだろ。

> マイコンでは、そのような傾向がある

必要な命令数がこのように増えるから、とか、このように遅い命令を使わないと
いけないから、とか、そういう論拠なしに機種もわからず「傾向がある」とか言われても、
どこの都市伝説？　としか。

プログラムが動いてるとでも思ってるんだろう

マイコンって言ってるから
最近のPCで使われてるCPUの話じゃなくて
組み込み用のCPUのことを言ってるのかな
それなら傾向はあるかもしれないぞ

だから具体的にどのメーカーのどのマイコンで、
どのように必要な命令数が増えるのか、あるいは遅い命令になるのか、
それを書いてくれよ。「傾向はあるかもしれない」じゃなくて。

40代後半が沸いてきたか

マイコンったって、MZ-80B のことじゃないからね。

>>537
ヒントをあげよう。
・unsigned専用の乗算器を積んでいるマイコン
・乗算器を積んでいないマイコン
は当然符号で場合分けしないといけないのでsigned乗算は遅くなる。

例としてPIC18Fで乗算器を使う場合、unsignedは1サイクル、signedは6サイクル掛かる。
乗算器を使わずにシフトと加算で計算する場合、それぞれ69サイクルと91サイクル掛かる。

>>530
一応対応してるってのが公式見解なハズ
でも上手く制御出来て無いね
次の14で7シリーズなら新エンジンで良くなるかも
Quartusならねぇバリバリマルチなんだが

ISEで「アンサーDB見てね」だけのINTERNAL_ERRORが出るとイラっと来る。

QuartusでJava関連のエラー出て強制終了されても訳ワカメ。

signed か unsigned かは大方の場合、処理する人がどう見るかだけのことだと思うんだが。
コンピュータなんかの「回路」はそんなことは知ったこっちゃない。
C とかの高級言語しか経験ないのかな？2の補数という概念だ。

>>544
加減算がそうだからといって乗除算はそうではないよ
中途半端な知識で突っ掛かるんじゃなくて、ちょっと考えればわかる話じゃん
乗除算は一般的に、絶対値の計算結果と符号ビットのxorから求める

なんで符号ビット？　浮動小数点？

あぁ、負の数でもそのまま掛けてしまうってことか。

結局のところ、FPGAだと速度差はないでfa?

>>545
そりゃかなり古い文献を元にしちゃってるね。60年代かな？
・両方とも符号無し
・被乗数のみ符号あり
・両方とも符号あり
の3パターンで分けて考えた方が効率良い回路になるよ。

>>548
FPGAに限らないけれど、どんな演算回路が実装されるかによる、でFA。

高速演算回路なんてそれだけで本が書けるテーマだし。
DSPブロックが利用できるFPGAで掛け算をHDLの演算子に頼るってのは
簡単に済ませたい場合じゃね?

　　c = a * b;
と書けば、DSP有り無しによって、コンパイラが見分けて、
自動的に使うようにしてくれるのでは無いのでしょうか?
それともDSPを使う時は、CoreGenで生成したものをインスタンシェート?

>>550、>>551
このあたりはマイコンで言う「Ｃかアセンブラか」みたいなもので演算子使って簡単にコード書くと
ある程度はコンパイラが最適化処理してくれるが、ほんとに無駄のない高速な演算回路を作りたい時は
アルゴリズムを自分でまじめにコード化しないとだめということかな。

>>549
「両方とも符号無し」以外のパターンが必要って時点でunsignedより演算は複雑になってるよね。
>>544の「見方の違いで回路には関係ない」という主張を基本的なアルゴリズムで否定しただけなんだけど。

ていうか、原理的に、2の補数だから符号を考えなくて良い、というマジックは
加減算でのみ有効だからね。
x86 だと mul と imul では imul のほうがちょっと遅いか。

いずれにしろC言語のレベルで気にしていてもしょうがない。
（他の部分でいくらでも性能は変わりうる）
気になるなら機械語で確認、だな。

別に符号付が２の補数と決まったわけじゃないし、
FPGAに実装するなら好きなコードを使えばいい。
オフセットバイナリが便利なときだって、
１の補数のほうが便利なときもある。

面白い流れだなー

そして自分の中で「FPGA/CPLD」の立ち位置をふと思う
各種デバイスの中でも単純デバイスよりは上の位置だが、言語はHDL等に縛られ
マイコンのようなアセンブラ／Ｃ言語のような高級言語といわれるには至らない

もし今後、Ｃ言語のような言語のデバイスが出来たら進歩するのかな？とか夢想

秋月にspartan-6がきてるがこのスレ的にどう？買い？

>>556
C言語での記述は
デバイスじゃなくて合成ツールじゃないのかね？

>>557
正直微妙だが、あの値段なら何も言うまい
俺は買わんが

あれって、本来はMicroBlazeのソフト開発評価用でしょ
EDK含まれないし
IOが16本しかない

2の補数で乗算なら符号拡張に普通Baugh-Wooleyの方法とか使うだろ?
この場合、回路規模的には符号なしと大差ないけどな。

>>559
EDK無いってことはハードウェアは弄れないのかな
ただのIO少ないマイコンボードじゃんｗ

弄れるだろ。マイコン部分再構築できないだけで。

MicroBlazeのバスに接続するようなハードウェアは作れないから
IOから入力を受けてIOに出力する程度の物しか作れないよね

値段も手頃だしおもしろそうだね。＞秋月Spartan-6
PicoBlaze入れてチマチマ遊びたいわ。

安い以外にメリットないし、応用も拡張もできないし、買っても使わなさそう
１０００円でもいらねえ

いや、1000円なら買う

拡張なんて、面倒クセー。
LEDがチカチカすりゃいいんだよ。ｗ
しかし、AVNETのをわざわざ秋月で買う必要はないわな。

秋月で売ってるのにわざわざアヴネットで買うのか？

トレーニング受ければさらに2000円安くなるからね。

>>568
秋葉原の裏通りにある店なんて、どこも、どんな仕入れルートか
わからんのに、中国産の模造品だったら嫌だろ。
向こうは、商標でもパッケージでも完コピするからな。

高いなぁ、
拡張性薄いのにLANってのもイミフ
digikeyでDE0-nano買った方が幸せになれそうじゃん

そーnano

そうnanoかな？

なんかようか

LANに繋がったら何となくカッコいいじゃん。
実用性は置いておいて。

つなぐだけで使えるLAN用のIP出てないかな

そいや千石店頭からDE0-nanoが無くなってた・・気がする

>>577
安いし160円以上の部品と一緒に頼めば送料無料なんだからdigikeyに頼めば良い
先月頼んだら2日で届いたよ

digikey2日とか早すぎワロス、
5千円以上で送料無料じゃね？　逆に１万越えると税金が発生したような。

あ、7500円だった、ごめん

>>578
今、\7500 を切ってるのか。(\7481)
オレが買った時は\7891-だった。

円安で下がったんだな

逆だ逆。

>581
リロードすれ。もしくは一覧でなくちゃんと中を開いてみ。
2日に改定があったので今は 7340円。

オーストラリアにある店から、Spartan6のボード買いました。
商品価格 : 送料金額 = 1 : 2 になりました。トホホ

以前トラ技の付録のスパルタン搭載基板で遊んでた程度だけどまたやりたくなってきた。
今の主流ってDE0-nanoってやつなんですか？
アルテラだからいろいろ覚えなおし、
スライスの仕組みが全然違うんですか？？

スライス＝LEのようですね。
なんかスライスより複雑な気がします。

遊び目的ならスライスとか特に知らなくても動かせるんじゃないですかね。
ＤＥ０−ＮＡＮＯにタッチパネル付きＱＶＧＡ液晶つないで実験してるけど
タッチパネルの制御は普通のマイコンのほうが使いやすね。ＦＰＧＡだと
外部ＡＤＣ入力端子とＩＯにパラレルで配線しないといけないし。あとＳＤカードを
ＳＰＩモードで使うときＮｉｏｓＩＩのＩＰだと組み込み時に通信速度を固定
しないといけないから使い勝手が悪そうだ。あと液晶制御用に３２ビットＩＯを確保して
ビットフィールドで使おうとしたが８ビットを超えるデータ長で１ビットを超える
フィールドを定義すると上位のバイトで出力が重複してめちゃくちゃになる。
ＮｉｏｓＩＩではビットフィールドは使えないのかな。今は素直にアルテラ提供のＩＯドライバ
関数を使ってるが、やっぱりビットフィールド使いたいな。

ところでトラ技にＣＰＬＤではなくＦＰＧＡの付録なんてあったかな？ＤＷＭの付録しか覚えてないな。

ttp://blog.goo.ne.jp/sim00/e/0fbedb562622083833672a3bae0664d1
ttp://www.tokudenkairo.co.jp/jtag/mjtrg/

せっかく使うんだから、FPGAじゃないとできないことがしたいよねぇ。
連立方程式を高速に解くとか、画像処理とか、暗号総当たりとか。
まぁ素直にパソコンで回す方が速かったりするけど。;^^)

おまえら、SystemVerilogを使える？

http://www.altera.co.jp/devices/processor/intel/e6xx/proc-e6x5c.html

my support ウゼー

そのうちISEにAutoESL付いてくるよ
上位Editionのみだと思うが

>>590 せっかく使うんだから、FPGAじゃないとできないことがしたいよねぇ。

それなら、おじさん工房を参考にしたら？
http://ojisankoubou.web.fc2.com/index.html

>>591
使える環境にはある。
本を読んだけど、良さが分からない。

TML とかも良さが分からない。
実装できるの？

>>590
＞せっかく使うんだから、FPGAじゃないとできないことがしたいよねぇ。

「ＦＰＧＡじゃないとできないこと」ってのは探すほうが難しいのでわ。ほとんどの処理はマイコンで
できる。それがマイコンに精通したアマチュアがなかなかＦＰＧＡに移行しない要因のひとつでもある
と思う。>>588のアプリケーション例などもＦＰＧＡじゃなくてもできるがＦＰＧＡで性能アップできる
パートも沢山あるだろう。たとえばＳＤカードへのアクセスでもＣＲＣ生成を含めてハードウェア化する
ことで処理速度アップが見込める。液晶表示部などのＦＰＧＡ化が定番なのは周知のとおり。あとは
デザインのイメージ力とやる気の問題だな。

>>596
実装出来るように記述する

>>597
FPGA使ったこと無いみたいだな。

GALで脱落したオヤジだよ。

とりあえずDE0-nano買うことにしました。
digikeyじゃないと売ってないのかなあ？
店舗で扱ってないのかなあ？？

DE0-nano 7,340円

「7,500円以上のご注文の運送費は無料（日本円でのご注文に限ります。）」

orz...

2台買えばおｋ

>>600
誰だよ、それ。マイコンになんかコンプレックスでもあるのか？
最近ＦＰＧＡ始めたばっかりの初心者だけど、実際のところマイコンだけでも間に合うだろ。
ＦＰＧＡ面白そうだからＮｉｏｓと併用でやってくつもりだけど。

ＤＡＣとかＡＤＣとかみんなほぼ必ず外付けで接続するものだろうからそろそろ内蔵して
くれないかな。

全角じゃダメだ。

DAC、ADCが必要って時点でマイコンでも処理可能な内容ってのが推測できる。

数十MHz以上でシームレスにデータが流れてくると
マイコンは全く対応できないと思うんだがなぁ。
専用回路がマイコンに内蔵されていれば別だけど。

>>602
アメリカの会社は安いな
これじゃ日本の電子産業負けるの当たり前だな
ぼったくり価格は自国では普通に通用するが、グローバルではそれが通用するほど甘くないから
日本が勝てないのは当然だよな

アメリカにまけ、台湾に負け、韓国に負け・・・
技術立国日本はどこへ行ったのか

ぼったくり価格が通用する期間で勝負、という商売の仕方は、それはそれでありなんだが、
何を思ったかそれを10年20年と通用させようという発想にとりつかれちゃってるんだよなぁ。

>>605
話がループするから、ageて全角は素直にNGするがよろしい。

>>608
じゃあ韓国を目指すか？ｗｗｗｗｗｗｗｗｗ

Quartus2で使用できる「VIRTUAL_PIN」オプションの
似た様な制約ってISEには無いですかね?

ModelSimで実遅延シミュレーションかける際に、
テストベンチ上で使用しているデザインファイルの"\インスタンス名"を指定
しますが"\"は必要なのでしょうか？

DigikeyでDE0-nano注文したら「インボイス番号及び貨物追跡番号が記載されたお知らせを
Eメールで送信いたします。」って書いてあるのにメール届かないまま成田まで来ちゃった。変なの。

>>614
迷惑メール

DE0-nanoで何をナノナノしてるんだよ?

digikeyは使用目的を日本語で記入すると発送が１日遅れる。速く届かないかなあと待ってると
その無駄な１日が長く感じるんだよな。多少ムリしてでも英語で書いたほうがいいね。

多少無理しないと書けない程度の英語力なら日本語にしたほうがいいよ
何が言いたいのかわかんねーからって日本のサポートから電話来て恥かくよ

Consumer

>>618
そんな英語力ならデータシート、アップノートなんて読めないんじゃ
日本語で提供していないものは使えないんじゃないか

だから、無理をしないと英語が書けない人はって言ってるでしょうが

コンピュータ言語ならいざ知らず、人の使う言語はそんなに単純じゃないって
読むと書くは同じ言語でも理解の開きは天地だぞ？

>>621
そんな奴が英語いっぱいのFPGAを使うのか？

>>622
digikeyで答える内容は中学英語で十分すぎるぐらい

お前が頭いいのはわかったから黙れよ

ah ha so much tough adhesive asperger you are !

コピペできるようにおススメの使用目的の英語版書いてくれ
それで一日浮くのはありがたい。

>>622
そうだな。
英語のデータシートは読めるけど、英文を書くのは難しいって人結構いるんじゃないか？

>>627
いまのFPGAドカタは高校中退レベルが普通だからな
大卒なんて皆無、だから
英文を書ける=>激すごいドカタ

（・＿・）ノ

データシートなんてまともに英語知らなくても
そこそこ読めるもんだ。

hobby

DigiKeyの使用目的なんか英単語を2〜3個並べるだけでいいだろ。
難しく考えすぎ。英文なんか必要ない。

>>626
用途： For military use nuclear plant
仕向地： North Korea

これで完璧





にモノが来ないw

>>623
何を勘違いしてるかしらんが、>>617が多少無理してでも英語でって言ったから
無理しなきゃ書けないようなやつは〜って言ってるだけなのに何で俺がそんな文句言われないといけないわけ？

>>631
そこそこまとめて購入すると結構詳細を聞いてくるときあるよ。

>>632
ありがとう、ダメ元で英語記載に朝鮮してみゆ

>>628
じゃあ大卒はいったい何をやってるんだ。

>>635
北朝鮮にはユルいかもよ
仕向け地はイラクとかパキスタンにしとけ

リビアでも可

>>637
そうそう。北朝鮮の脅威が大きくなると日本から金を搾り取れるからね

DE0-nano使ってる人いたら教えてほしいんだけど、I2C通信ってどうやるの？
自分で一からインプリしないといけないの？
実装されてるI2CのEEPROMで使ってるから
どこかにサンプルぐらいあるかと思ったんだけど・・

>>640
まだ使いはじめで分からないことばかりだけど、DE0_Nano_SOPC_DEMOというデモの中に
ハードウェアのＩ２Ｃらしきコードがはいってる。ＥＥＰＲＯＭとＧセンサーが共通バスで
使われてるように見えるがデモのファイル構成で見る限りＧセンサーとはＳＰＩ通信を
しているみたいだ。マイコンに慣れてるとＮｉｏｓＩＩでソフト的に楽しようかという手も
あるけどＦＰＧＡ的にはＨＤＬで自分で書くものなんだろうな。

>>640
Gセンサー使いたくてNiosIIのAvalonバスに自作のI2Cホスト繋いだよ
勉強をかねて作ってみてはどうだろうか

>>641 >>642
ほう・・Nios�UとはFPGAの中に作るCPUアーキテクチャなのね。
そのI2Cのところを流用するってかんじなのかな？？

>>643
いや、CPUからI2Cが使えるように、I2Cのモジュールを作ったという話。
I2CバスとCPUとの橋渡し部分は自作。

とりあえずNIOS2を動かしてみようとここの通りやってみた。
ttp://blog.goo.ne.jp/sim00/e/8e1fc436d1e29a6decc20f8256adb914
最後の最後でエラーが出る。
実行すると Downloading ELF Process failed.
もう何が目的だかわかんなくなってきた、もうやめよう。

>>645
ＤＥ０−ＮＡＮＯを使ってるなら、マニュアルにあるはじめてのＮｉｏｓＩＩみたいな章に
したがってハード、ソフト共にビルドしてみたらいいんじゃないかな。ただしマニュアルの
ＮｉｏｓＩＩのパートはＮｉｏｓＩＩ＿ｅｄｓではなくＮｉｏｓＩＩ＿ＩＤＥのほうで書かれ
てるから注意。
ほんとうにＦＰＧＡとＮｉｏｓＩＩが初めてって言うのならひとつづつ解決していかないとね。

！？

マニュアルにあったのかっ(ﾉД`)
先は長そうだ。

なるほど、DE0-nanoサンプルのI2CはNiosII上のソフトウエアとして動かされていて、
FPGA上にインプリされてるわけじゃないってことね。
やっとそこまで理解できた。

>>645
>Downloading ELF Process failed.
これはなかなか厄介。原因がいろいろあるから。
Nios II EDSならばこのあたりをチェック。
Run ConfigurationのTargetConnectionsタブでFPGAとの接続が確立しているかチェック。
SystemIDペリフェラルを入れていなければ無視する設定にする。
それでも駄目なら、Reflesh ConnectionsとSystem ID Propertyを何度か押すと直る事があるｗ

Verilogむずかしっ(´Д｀；)

シミュレーションができる程度ならそう難しくはないぞ。
その辺でだいたい 25% てところかな。

>>551
60〜80MHzとかだったらそれでいいよ。
100Mｈｚ〜ぐらいで、64bitぐらいのかけ算とかすると、明らかにビット化けとかするので、
手動でFFとかいれるとだめになるから、素直にcoregenしたほうがいいよ。

>>398
bitfileつくるのに8時間とか体験すると劇的だよ

Verilogで良い参考書ないですか？
コンパイルが通らなくて通らなくて困ってます。

こんなことはできないのようなことが詳しく書いてあるものがいいです。

よろしければ誰かお助けを。(ﾉД`)

　　always@(negedge CLOCK) begin
　　　　DATA_R = {START,COMP};　　// reg DATA_R
　　end
　　　　　　
　　always@(negedge DA) begin
　　　　if(CL == 1) begin
　　　　　　START = 1'b1;　　　　// reg START; 受信処理開始
　　　　　　BIT_CNT = 4'b0000;
　　　　end　　　　
　　end


　　// 8ビットを受信するソース
　　reg[3:0]　　BIT_CNT;
　　
　　always@(posedge CL) begin // input CL ;CLの立ち下がりで
　　　　if(START == 1'b1)　begin　　　 　// reg START = 1 で(始まっていれば)
　　　　　　BUFF[0] = DA;　　 // input DA １ビット受信
　　　　end
　　end

　　always@(negedge CL) begin // CLの立ち上がりでインクリメントなどの処理
　　　　if(START == 1) begin
　　　　　　BIT_CNT <= BIT_CNT + 4'b0001;　// カウンタインクリ
　　　　　　COMP <= BIT_CNT[3];　　　　　　// reg COMP; カウンタ4bit目が1 → BIT_CNT=8を検出
　　　　　　BUFF[1] <= BUFF[0]; 　　　　　// リング上にシフト
　　　　　　BUFF[2] <= BUFF[1];
　　　　　　BUFF[3] <= BUFF[2];
　　　　　　BUFF[4] <= BUFF[3];
　　　　　　BUFF[5] <= BUFF[4];
　　　　　　BUFF[6] <= BUFF[5];
　　　　　　BUFF[7] <= BUFF[6];
　　　　　　BUFF[0] <= BUFF[7];
　　　　end
　　end
　　
Error (10028): Can't resolve multiple constant drivers for net "BIT_CNT[3]" at I2C_MOD.v(94)
Error (10028): Can't resolve multiple constant drivers for net "BIT_CNT[2]" at I2C_MOD.v(94)
Error (10028): Can't resolve multiple constant drivers for net "BIT_CNT[1]" at I2C_MOD.v(94)
Error (10028): Can't resolve multiple constant drivers for net "BIT_CNT[0]" at I2C_MOD.v(94)

他人の評判は知らないけど、『Verilog-HDL による論理合成の基礎』は良いと思った。

>>654
すばらしいコードですね
=、<=をどういう基準で使い分けているの？
always@がnegedge、posedgeのみって
我流でHDLコーディング追求します感じですね

>>654
ＦＰＧＡ初心者で間違ってるかもだけど、１つのモジュールの中で２つ以上のalwaysで
BIT_CNTに代入してるね。それがまずいんじゃないか。BIT_CNTの方を解決したら次は
BUFFで同じエラーが発生するかな？

>>654
BIT_CNT を、 DAのクロックで初期化しつつ。
CLのクロックでカウンタ回しているから、
合成ツール君が、
　「どっちのクロックでうごけばいいんだよ。わかんねーよ、氏ねよぼけ」
って言っています。
verilogは俺様が書きたくないので、VHDLで回答すると。

process(CL)
begin
if falling_edge(CL) then
if START='0' then
BIT_CNT <= (others=>'0 ');
else
BIT_CNT <= BIT_CNT + 1;
end if;
end if;
end process;

あと、これぐらいのこと回答してくれる先輩とかいないのかと、小一時間。

あと、DAとCLとSTARTのタイミングチャートぐらいは書かないと動かないと僕は動かないと思うの。

>655
著者の流儀・書法と、言語仕様の意味論・実装をごっちゃにしてる点で枝と桜井は地雷だと思ってる。
「俺は〜〜してる。おおむねうまくいく」とか、そんなこと聞いてないから。
Verilogの入門書は特にこの手の地雷が多い。

Jayaram Bhaskerの『Verilog-HDL論理合成入門』はそういう意味では良かった。
コード例にバグが多いのを許容できればだが。
その場の思い付きで板書したようなコード並べやがって。

>>653
>こんなことはできないのようなことが詳しく書いてあるものがいいです。

FPGAのエレメントをずっと眺めよう。
合成後の回路図を想像しよう。

くらいで足りると思うけど。

イイと書いてあること以外はダメと考える日本人の中で、
ダメと書いてあること以外はイイと考えられる君は貴重な存在だ。
これからもそのままで頑張って欲しい。

そういう限定的考え方じゃなくて失敗から学ぶ意味じゃないか？

>>654
趣味でやってるだけなのでＦＰＧＡの参考資料はネット上の情報と書籍だけになるのだが
ここのところＦＰＧＡを使うといってもＮｉｏｓＩＩのソフトだけなので忘れないように
ちょっとだけ考えてみた。心がけていることはひとつのレジスタに同時に異なる値を代入
するという条件ができないようにコーディングするということかな。

always @ (negedge DA)
begin
if (CL == 1)
begin
START <= 1;
end
end

always @ (CL)
begin
if (START == 0)
begin
BIT_CNT <= 0;
end
else
begin
if (CL == 0)
begin
BUFF <= {BUFF, 1'b0};
if (BIT_CNT > 8)
begin
START = 0;
BIT_CNT <= 4'b0000;
end
else
begin
BIT_CNT <= BIT_CNT + 1'b1;
end
end
else
begin
BUFF[0] <= DA;
end
end
end

ＦＰＧＡのコーディングは処理のタイミングが重要だからシミュレータで意図どおりに
動作してるかの確認が必須ですね。
それとverilogやってて不便なのは begin,end を使うところですね。
なぜソフトウェア記述言語と同じように {,} で記述できるように設計しなかったのかな。

逆質
アップされたＨＤＬソース、インデント処理されてるけどどんな書き方してるの？

>>663
全角スペース使えよ

test
　test

>>658 >>663
ホントどうもありがとうございます。参考になります。

ちなみに作ろうとしているものはこれです。
http://ww1.microchip.com/downloads/en/DeviceDoc/39632e.pdf
の215ページ figure 19-8 - I2Cのスレーブ受信です。

PICのメインクロックとは別に、マスタ側からのクロックで
データを読む必要があったのがこのソースの意図です。

I2CのHDL設計なんてまるっきし車輪の再発明だけど、
勉強がてらに作ってます。まだ先は長そう・・

>>666
>メインクロックとは別に、マスタ側からのクロックで
>データを読む必要があった
これって通信ではありふれたことなんだけど
こういう場合に、データを読む常套手段とか知っているの?
これすら知らないようじゃ無謀じゃないの

車輪の再発明の前に転がっているSPIやI2CのHDLコードで
どのようにしてデータの取り込みを行っているかいろいろ調べた方が良いよ
ついでにUARTの受信のHDLコードも勉強がてら見たほうが良いかも

>>659
きちんと言語仕様を解説してる本ってないものかね。
前ジュンク堂で端から見ていったが挫折した。

IEEEE

イエ〜ィ！


Eが大杉

っ ttp://www.verilog.com/VerilogBNF.html

>668
俺がいる…
SystemVerilogまでいくとそれなりなのにVerilog本はなんでこうダメダメなんだろ。

>667
ハザード回避のためのFF叩きとか、
本物のソース見てもバカやってらとしか思わず何の勉強にならんのでは。それこそ本読まないと。

シンタックスはともかくセマンティクスが

ジャンク堂は劣化コピー解説のゴミばっかり

どんな本でもある、というのがとりえの書店なんだから、スタージョンの法則に従って90%はクズになるのは仕方あるまい。

rs232cからのシリアルデータをキャラクタLCDに表示させる回路書きたいんですが、なにから手をつければいいですか？
とりあえず、入力なしで固定でLCDに表示させようとしてます。
考え方や進めていき方お願いします。

ちなみに、PICで同じようなもの作ったのでFPGAでも作ってみようというかんじです。

PIC を FPGA に実装

>>676
考え方や進めていき方って
PICで入力なしで固定でLCDに表示させるのと同じじゃないか

まず制御信号線にどんな波形を出力したいのか絵を描いてみたら?
波形がイメージできないなら、ソフト脳こじらせ過ぎ

NiosII入れてソフト移植すればいいと思うよ

I2Cの仕様がマジで理解出来ない。
http://www.nxp.com/documents/other/39340011_jp.pdf 10ページ目の図
8bit受信したら9bit目のSCLがHの間、ACK(応答)信号としてSDAをLにホールドするらしい。
だけど、なぜSCL 8bit目の次のLの中間でSDAをLにできる！？
スレーブはクロックを持っていないはずだし。
どのサイトを見てもこんなかんじ、こんなの絶対おかしいよ。

>>681
別におかしくないだろ？

>>681
タイミングチャートはただの仕様を満たす波形の一例で、形まで完璧に同じ波形になる必要なんてないんだよ。
実際ずらして書いてあっても時間差0が許容されるなんてケースもあるから、AC特性は必ず見るべき。
32枚目を見るとデータホールド時間は最小0だ。
遷移中の変化はアウトという注釈も付いている。

自前のクロック持って無くても、クロック入力からデータ出力までは現実の素子では遅延があるから同時には起きないし。

おかしくないよなぁ

>>681
Ｉ２Ｃは使ったことがないけど、ＳＰＩをソフトで処理するときスレーブからの出力は
マスター・クロックの立下りを受けて（立下りのタイミングで）変化し次のクロック立ち上がり
でマスター側がデータを受け取るというシーケンスで処理してるな。
確かにそんな疑問を持っても不思議ではないと思うな。図では微妙な書き方をされてるけど
クロック立下りである遅延をもって出力をＬＯにしてるという解釈でいいのではと思うが。

なるほど、要求される時間を満たしていればいいのね。
9bit目のSCLがHの間は、SDAをLにすることを要求されてるから
8bitのSCL立ち下がりの時点でLにしておきます。

PICの仕様書のI2Cページに書いてあったわ。
立ち上がりで8ビット目を読んで、立ち下がりでACK信号を作るって。

>>676
ある１文字をＬＣＤに表示させるときデータと制御信号をどんな順番にどんな値でどんなタイミングで
送ればいいかを考えてステートマシンでシーケンサを作ればやれそうな気がするが。
ＳＯＰＣにはＮｉｏｓＩＩの周辺ＩＰとしてキャラクタ液晶ドライバがあったと思うけど
いちどＳＯＰＣが生成するＨＤＬコードを調べてみたらいいんじゃないか。

I2Cの仕様については、本家NXPの資料を参照した方が確実だよ。

ttp://www.nxp.com/documents/other/39340011_jp.pdf
ttp://ics.nxp.com/support/documents/interface/pdf/i2c.bus.specification.pdf
ttp://ics.nxp.com/support/documents/interface/pdf/an10216.pdf

4bit幅のSPIのソースつきIPってどっかに公開されませんか？

>>688
LCDをHDLのみで制御したときは、文字表示より初期化が面倒だった。
初期化は結構ウェイトはさまないといけないコマンドが多いからね。

>>690
SPIみたいな単純なもの、IP使うまでかな？
そのIPと通信する部分を書く手間と変わらん気がする。

度々すみません、I2Cの実装で勉強中の身ですが、
それ以前にRAMの実装で１日中躓いています。

参考書の通りにやったつもりなのですが、RTL図に反映されません。
http://www1.axfc.net/uploader/Sc/so/276893
RTL図にSSPSTATが出て来ません、ついでにalway文も迷子です。

なぜでしょうか？シミュレーションのための文を作って、
ピンを絶対に使わないと駄目なんでしょうか？

ソースコード中のRegister Read/Writeは教科書の通り。
一番下のSDAのalway文がオリジナルです。
すみません、誰かお願いしますm(_ _)m

非同期じゃRAMに推論してくれない。
メガファンクションで作成するのが吉。

RAMになるかどうかは構わないですが、
SSPSTATが全く生成されないのはなんででしょう？！
SLCがHのとき、SDAが立ち上がることなんてあり得ないと判断されているのでしょうか？

今月のInterfaceが届いたんだが、
1ページ目にAVNETがSpartan-6評価ボードの広告をデカデカと出してる
「購入は秋月のWebで」だと

このボードで何かやる気なのか？
EDKが使えるなら買いなんだが

>>694
非同期のラッチはたまに論理圧縮で消える。
なので、ちゃんとした設計基準を設けている会社では
使用禁止になっている回路だったりする。

「CLOCKやENABLE信号が異なればそれは違うモジュールだろ？」ってことか。
難しいなぁ・・

いや〜突き詰めればFPGAの構造を理解しろってことなんだが。。。

クロックでラッチするならFFが使える。
非同期のラッチであればLUTで構成するしかないけど
うまく論理合成してくれないと思う。

そもそも非同期のラッチってLUTの出力を
同じLUTの入力にそのまま接続することになるので
不安定この上ない回路なんだよね。。。

流れから言ってalways @ (posedge SCL or negedge RESET)を使って基本に帰ってコードを書き直し
ってことになるのか。ソフトだけやってきた人間には最初はなかなか馴染めないよね。

always @ (posedge CLK or negedge RESET)
でSCLは他の入力信号と同じで扱わないといけないのか。

>>695

EDKはなくて、ソフト開発＋chipscope（デバイス限定版）だよ。

同じレジスタを２つのalwaysで変更できない。だからといって
always@ (SDA or SCL or ・・・) begin
などとやると、どの状態変更によって来たのか判別がつかない。
仕方ないので、if(reg_scl_old == SCL) begin
と、即座に過去の状態と比べるのは正しいやり方なのだろうか？

ものすごくif文が深くなるんだが。こんなんでええんか（汗

非同期なんだから、2-3段FF噛ましてから、ローカルクロック毎に過去の値と比較するのが定番。
なんかコード例みて参考にしたほうがいい希ガス

>>691
SPI両エッジ使うので俺も苦労した口なんだが、
よかったら出来の悪い俺の為に指南してもらえないだろうか。

SPIもI2Cもフルスペックで必要ない場合おおいから、いつも適当にやっている。

>>705
会社なら、普通会社のエロイ奴が作ったいろいろなSPI,I2Cがあるから
使うたびに自分でシコシコ作らないよな。それをちょろっと弄って使うよな

>>695
デフォルトのMicroBlaze構成で、ソフトを作ってみてくれというのが、
ベンダの意向なんだと思う。

EDKを試してみたいのなら、60日（だったか?)限定のEDK評価版ライセンスで
試すか、EDKのライセンスだけ買えば良いのではないかい？
今なら、USBドングル込みで5万円ぐらいだと思う。

ソフト人間で、なにから手をつければいいかわからなかった。
上司の助言でRS232Cの受送信モジュールから作った。詳しくいうとシリアルデータの中身みて、それによって表示部分を買えたいので、判定処理のため、受けたものをレジスタ？メモリ？にためたいんだけど、どうすれば…

>>708
shift register

Shift Resistor、な

なんでシフト抵抗なんだよ?

いや、レジスターのスペルが間違っていたから、気になっただけさ。
渡米経験があるとこうゆう細かい間違いも気になってかなわんわ。

？？

>>710のShift Resistorって
どうHDL記述するんですか？

何下らないコントやってるんだｗ

>>714
キーボードで文章を打ち込んで記述する

>>708
発言者は>>688じゃなくて>>676じゃないの？
そういうのはマイコンで簡単に処理できることじゃないのかな。趣味でＦＰＧＡ使いたい
ってことならわかるけど、ソフト人間ならなおさらなぜマイコンでやらないのかな？
ＳＰＩとかＩ２Ｃなどのコードは書籍などではあまり見かけない（自分は）けどシフト
レジスタやカウンタ、デコーダなど基本回路は入門書にたくさんサンプルがでてるよ。
こっちの書籍にもＲＳ２３２Ｃの記述例がなかったかな。
http://kamome.2ch.net/test/read.cgi/denki/1310362001/

SPIは新人研修用にいいぞ。たとえ出来なくてもプロジェクトに影響しないから。

I2Cのスレーブ受信がそろそろできそうな矢先。
深くなるif文について「そういうのはステートマシンでやるんだYO!」という指摘でやり直し中。
ステートマシン組んだら回路が全く生成されなくなった・・。ふりだしに戻るorz

設計の変更を余儀なくさせる情報は、デザインが
完成した後にならないと伝えられない。
これは、「今さら言われてもの法則」とも呼ばれている。

設計の終了間際に最終的な実寸法が与えられたなら、
それに合わせるより、新しく設計したほうが簡単である。

３回くらい作り直すと割といいものができる。

posedge,negedgeって打ちにくい・・

少しずつしか出来ていかないけど、
ソフトと違って、他人のモジュール使いまわすわけではなく
一から全て動作を理解して自分で作ってゆくところが楽しいね。

モジュールはかけるけど、回路の配線とか、使い方がわからないんです。
1バイトのレジスタを20個ひつようとして、どうつなげるとか、受信データを都度レジスタに格納していき、格納した順番でとりだしていきたい場合、どうかんがえて書けばいいのかとか。いみふだったらすまそ。

モジュールが書けるってのが本当なら
レジスタファイルとかFIFOという名のモジュールを書けばいいよ

>>724
>いみふだったらすまそ。
この意味がわかりません。日本語でお願いします。

10年ROMってろ

おれは今で3年4ヶ月目です

>>723
ソフトと何か違うのか？　単に新鮮味を感じてるだけじゃないか？

HDLのほうが使い回しが楽だと思うけどね。

　　HDL = ソフト　←激しく同意。

思うに、ソフトは自分自身で自分自身を構造化できる。

しかし、ハードウェア記述言語はそういうわけにはいかない or なまじソフト的な記述が
できるために注意しないと合成できない記述が簡単にできてしまう。

たとえば 1 から 10 まで繰返し、というような記述をするレイヤを、ハードウェア記述言語の
「上」に作るべきじゃないか？

久しぶりにXILINXいじってみたけど、
web packが大幅に更新されているみたいだね。
ISE 内蔵のシミュレータも、テストベンチそのまま使えるし
結構使いやすい。
もう、Modelsimには戻れないかも。
一つ言わせて欲しいのが、integerで宣言した信号名も
波形表示では２進になってるのが残念。
integer信号は、10進で表示してほしい。
radix切り替えが自由にできないのが残念。

>>732
13.2からアイコンが違うよね。
なんか、軽快になったっぽい。
最終的には、ISEを捨てて、PlanAheadでやりたいらしいね。→Xilinx

すみません、XilinxのFPGAの載ったボードをジャンクで入手しました。
JTAGっていうので接続する必要があるらしいのですが、
どこのどんなケーブルを入手すればいいのでしょうか？
検索したらパラレルインターフェースで接続するケーブルの自作は出てきたのですが、
自分のPCにはパラレルはありません。

パラレルインターフェースで接続するケーブルの自作しパラレルつきPCを入手する

この辺りかな。
ttp://www.hdl.co.jp/ACC/XUPUSBJTAG/index.html
ttp://strawberry-linux.com/catalog/items?code=21205
ttp://csun.co.jp/SHOP/2010082501.html

ジャンク使うために周辺に投資するとはｗ
ちなみにSpartan2とかだったら古いISEでないと扱えない。

>>735,>>736
ありがとうございます。
>>735も含めて、けっこうかかるんですねぇ。
財布と検討してみます。

雑誌の付録基板を引っ張り出してみたけど開発環境をそろえるのにコストがかかりすぎるので
de0-nanoボードを買った。ボード自体の出費としては付録に比べたら大きいけどＦＰＧＡを使う
上で必要なものはすべてそろうので結果としてかなり得。今思えばde0のほうがよかったかな。

Virtex5ってかいてあります

>>739
無償版のISE WebPackではLX50までしか対応してないので注意です。

そーいえば、ちょっと前にジャンク屋でカノープスのezdv ntscというのを
ゴミ値で買ってきて、acex1kに書き込みして遊んだけど、今度はdv raptor
(flex10k30a)というのをジャンク屋でみつけてきました。
これもうまくコンフィグできるようになるといいなあ。

Win7 x64で13.2のPlanAhead使ってるんだけど、planAhead.batを実行しても32bit版が起動するよね
loader.batの中身見ると、64bitと32bitとを判別してるようにも見えるし実行ファイル自体は
64bit版も用意されてるのに何でだろう？

ついにWarning100個突破！

FPGAみたいなのでは日本のメーカーが全く存在感ないのはなんでなの？
もう日本の半導体はダメなの？

特許でガチガチに固められてるから新規参入は難しいのでは？
特許ガン無視しで作れば三星みたいに伸びることができるかもしれない、ただ国策としてやる必要があるわな。
今の日本国にそんな度胸ないでしょ。

>>733
開発チームが違うみたいだから何処まで作り込めるかだね
今のPlanAheadはPlanしてもMAPかけないと正しいか不明
先は長いんじゃね

>>744
大手はASIC有るし、ベンチャーはツールがね
まぁSynplifyに丸投げでも良さそうだけど

サムスンは特許をガン無視なんかしてないよ
ただ特許使用料を気前よく払ってるか、自前の特許と引き換えに
クロスライセンスしてるだけ

いまの日本の半導体メーカーには、特許料払う体力もクロスに見合う特許もない

>>748
三星は買いたいものを絞り込んで、資金を集中投入したのが功を奏した感じですね。
日本のメーカーの場合、選択と集中に失敗したのが痛いかな。

>>745 特許でガチガチに固められてるから新規参入は難しいのでは？

FPGAの基本特許は、既に期限切れたみたいだけどね

http://techon.nikkeibp.co.jp/article/NEWS/20070117/126556/?ST=print
http://techon.nikkeibp.co.jp/article/NEWS/20080530/152676/?ST=print

ついでに、FPGAの特許に関する面白い資料を見つけたので紹介

http://www.jpo.go.jp/shiryou/toushin/chousa/tt1301_062.htm
http://www.jpo.go.jp/shiryou/pdf/gidou-houkoku/pld.pdf

選択と集中、あとはそれを決断するタイミング、だよなぁ
先行者利益か残存者利益、中庸はないということはよくわかったという気がする

日本は LUTを並べるFPGAより
プロセッサコアを並べるCELLとかDAPDNAのような
リコンフィギャラブルメニーコアプロセッサが得意なのかもな

まぁ商業的には成功してるとは言い難いが…

>>744
ローテクでしかもあまり金にならないのを、技術超先進国で優秀な民の国、日本が
やるわけないだろ。

スレの流れを見ないでいきなり書き込み。
SPARTAN-3ANのSTARTER KITの評価ボードの5VDCジャックに、
間違って9Vとか15VのDCアダプタをつないでしまい、
ボード上の電源レギュレータを昇天させてしまったｗ
代わりのボードの日本で定価で買うのも癪なので、avnetのUSサイトで
$199で購入して転送代行業者使って個人輸入した。かなりお安く買えたんだけど、
うかつにも日本版のJ型番を指定したら５V電源アダプタが同梱されてなかった。
どうでもよい冊子が日本語になるだけなのに失敗した。
電源回路が昇天したボードは、電源周りのパーツ群をワット数のでかい半田ごてで
全撤去して、3端子レギュレータ乗っけたドータボードをこさえて、乗っけてみたら、
生き返ったｗ

>>744
もう日本は要らない国だからな

>技術超先進国で優秀な民の国、日本

一体いつの話なのよ、ゴミプロセッサしか作れてないのに

もはや韓国にも追い越されてるしな・・・

それはない

せやろか？

ARMベース・システムLSI開発の事例研究
――CPUの選択，バス構成，グラフィックス処理やビデオ表示制御の取り扱い
2006年7月27日　山崎尊永
ttp://www.kumikomi.net/archives/2006/07/11arml.php

> ファブレス半導体メーカである筆者ら（アプローズテクノロジーズ）は，
> ARM926EJ-Sをコアにしたグラフィックス制御LSI「AP4010」を開発しました．
> この開発事例を紹介しながら，ARM9コアの使用上のポイントや内部バスの
> 構成，グラフィックス制御方式などについて説明します．

株式会社アプローズテクノロジーズの破産情報 - 平成２１年（フ）第２２８１２号
ttp://bank-db.com/hasan/96142

CQの雑誌に記事を書いていた元日立のエンジニアらしい。
ttp://www.kumikomi.net/archives/2002/02/02shpld2.php?page=14
ttp://twitter.com/#!/Mikoto_Hisashi

個人にもサンプルの配布とかしてたな
やっぱ潰れたのか

SH設計者がARM三昧かｗ　色々と感慨深いな

>>754
そのアホさは日本のFPGAドカタの鑑
日本ダメになるわけだよな

アメリカ、台湾ではファブレス半導体屋が活躍しているけど
(Altera,Xilinxもファブレスだし)
日本のファブレス半導体で有名どころってどこ？

日本の半導体って韓国や台湾への技術流出にもう少し注意してれば１０年、２０年の単位でもうちょっと延命できたいのかな？
液晶なんかもそうだけど。

良く定年やリストラされた技術者が高給で釣られて技術を流出させた、と言われるけど、それがイメージだけで実際には大したことなかったのか、ほんとに重大なことだったのかどっかちゃんと調べてくれないかな。

>>765
>技術流出
負けた・負けている理由には良いいい訳だよね
じゃアメリカがいま負けていない理由は技術流出がないからなの？

延命って書いてあるだろボケ

>>765
>調べてくれないかな
自分は何もしません、誰かにさせるだけ
こんな奴が増えればダメになるよね

偉そうなフリだけしたいクズってのは良くわかった。

死ね。

何気に期待度が高いのか？燃料が良く燃えるなｗ

>>766
アメリカは技術で勝ってるというよりは金融と政策だな

土壌が弱い日本では種が育たない

planAhead.bat の第一引数に-m64を指定することで、64bit版が起動しました
お騒がせしました

土壌は金魚にならなくっていい

>>764
28nになれば大手もファブレスだが
国内てかパチ屋ならAXELLとか

>>775
特殊用途限定の会社なんてどうでもいい

>>775
>28nになれば大手もファブレスだが
日本どこのFab使うんだろう
日の丸半導体会社が集まって日の丸Fab会社でも作り、これを使うのかな
それとも韓国、台湾、アメリカのFabを使うのかな
いずれにせよ28nはもう目の前

ぶっちゃけ、もうあんまり使い道がないんですよ。
集積度上げちゃうと発熱すごいしね。
ピンネックがあるからチップは大きいけどスカスカとかね。

それでも微細化は止まる気配はないけどね

ｄｅ０−ｎａｎｏで３２ｋバイトのオンチップＲＡＭで気持ちよくニオスのプログラミング
してたけど、とうとうメモリの上限に達してしまった。まだＲＡＭ容量には余裕があるので
さらに３２ｋバイトのＲＡＭを追加で確保しようとしたら次のエラーでビルドできない。
これはやっかいだな。

Error: Can't place all RAM cells in design
　　Info: Selected device has 66 memory locations of type M9K. The current design requires 70 memory locations of type M9K to successfully fit.
　　Info: Memory usage required for the design in the current device: 106% M9K memory block locations required

>>777
みんなTSMCでしょ

>>768
> 自分は何もしません、誰かにさせるだけ
> こんな奴が増えればダメになるよね

まさに、日本企業のプロパーと、派遣の関係じゃん。
手を動かすのは派遣で、成果はプロパー。

なぜか、脳内経験値だけが増えた、勘違いが量産されていく。

派遣なんてピペドと同じ

>>780
データはSDRAMへ逃がす。
プログラムだけでも32kBで入らないか？
Onchip Memoryは48kBとか中途半端な値でも確保できるといいのにね。

>>780
少し減らせばいい

まとまったデータはフォントだけで今は一時的にＳＤＲＡＭにおいた状態だけどプログラムだけでも
３２ｋバイトでいっぱいいっぱいだ。とりあえず４８ｋバイトで妥協してるけど、ＦＰＧＡのスペック
的には６４ｋバイト以上のメモリを搭載してるみたいなんだよね。Ｍ９Ｋというのがよく分からない
けどビルド後の情報を見ても
Total memory bits 404,480 / 608,256 ( 66 % )
となってるので数字上は６４ｋバイトにしてもよさそうなんだけど。

そっかー、初心者はM4K、M9K、M20K分からないのかー。
そのFPGAが持ってるブロックRAMの名称なんだけど。
分割して使うことは出来ないので、その容量単位でしか内部RAM確保できない。

>>786
インプリできるかどうかは、Total memory bit数じゃなくて M9Kメモリ(9bits×1024W)の残り個数で見た方が良いです。

レポートのメモリ使用率は、M9Kの無駄になってしまう部分を含めずに計算しています。
極端な話、容量1bitのSRAMを66個M9Kで実装した場合、メモリ使用率は66/608,256(0%)でも、他に一切追加できなくなる。


先のレポートだと、他を最適化して4個分のM9Kを調達できれば64KB-SRAMを実装出来ると言うことですね。

ありがとう。
解決の糸口がまったく見えない状態でそのまま迷宮入りする可能性もあった。
初心者の独学ではわからないことだらけで、しかも個人的使用だとボード自体は正規の
販売店から買っていてもアルテラに聞くのは遠慮がちになる。

ＦＰＧＡ初心者には9ビットという構成が中途半端に思えるのだが、18x18の乗算器と
何か関係があるのだろうか。

8bit+パリティで使えるようになってる
ほとんど誰も使わないけど

>>786
あ、48kBってできるんだ
前24kBって指定したのに32kB確保されてちょっと困った

M9Kは粒度が荒いから困る
JTAG UARTなんか初期設定でTxRx各64byteのFIFOだから、たかだか128byteのために2xM9Kも使われてしまう
こういう小容量メモリでは分散メモリのあるXilinxが有利だね

＞分散メモリのあるXilinxが有利だね

ん？

>>791
Vから出来るんじゃなかったっけ

分散メモリとかSRL32って便利だよね。
AlteraだとMLABに相当するのかな？
低価格デバイスにこそ欲しいと思うんだが、Cyclone系列には載ってこないのかなぁ

SLR16でUART-FIFOが、たった8SLICEで
構成できるんだもんなぁ。（1SLICE≒2LE　くらい）
やっぱ低価格帯のFPGAにこそ相応しいよね。

おぉ分散RAMってザイリンクスの方に分があったのね
無知ですまそ

de0-nanoのFPGA(EP4CE22)の場合、全メモリは608,256[bit]となってるのでバイト換算では
メモリ容量は実質67,584[BYTE]=66[KB]となり>>790のコメからすると67,584/8=8,448[BYTE]が
無駄になるってことかな。

うまく繋げばパリティービットも有効利用できそうだけど、Qsys任せじゃそういう配慮は無いのかな

256バイトのシングルポートメモリを2つ宣言したら、1xM9kにまとめてくれる？

自動でまとめてくれたりはしないんじゃないかな。

MegaWizardでTrueDualPortMemoryモードのRAMを作り、
双方のアドレス空間が被らないように結線するのが確実かな。

Info: Selected device has 66 memory locations of type M9K. The current design requires
70 memory locations of type M9K to successfully fit.

de0-nanoで64kバイトのオンチップメモリを確保しようとしたときにでたエラーメッセージが上だった。
48kバイトに減らしてビルドした現在のメモリ使用状況を調べてみると次のようになっているようだ。

cpu:the_cpu|cpu_nios2_oci:
　２[M9Ks]　8,192[bit]
cpu:the_cpu|cpu_register_bank_a_module:
　１[M9Ks]　1,024[bit]
cpu:the_cpu|cpu_register_bank_b_module:
　１[M9Ks]　1,024[bit]
jtag_uart:the_jtag_uart|jtag_uart_scfifo_r:
　１[M9Ks]　512[bit]
jtag_uart:the_jtag_uart|jtag_uart_scfifo_w:
　１[M9Ks]　512[bit]
onchip_memory2:
　４８[M9Ks]　393,216[bit]

オンチップメモリ以外で６ブロックのＭ９Ｋメモリを使っているので64kバイトに増やすと最初の
エラーででた７０メモリブロック必要というメッセージと一致する。
オンチップメモリ以外の６ブロックというは減らせそうにないので今使用中のＣＰＵ構成では最大
60kバイトがオンチップメモリに割り当て可能ということになるようだ。

4ブロックオーバーならFIFOとCPUレジスタを分散RAMに置き換えれば
64KB行けるんじゃないの？
LEを全く使わなければ分散RAMは594Kbit確保できるんでしょ。
3Kbit/594Kbit　全体の0.5%相当あれば足りるって事でしょ

あ、嘘ついたゴメン。

>>801
なんかコレ見てると、Altera謹製Niosでこんなに効率悪いんだから、
2kbitくらいのブロックRAM用意してくれればいいのにって思うね

>>802
Cyclone IV に分散RAMはない
DFF構成になるから、全LEでRAM構成しても22kbit
あと、分散RAMがあるFPGAでも、一部LEだけだった希ガス

アルテラのFPGAはLUTがRAM代用にはならんのね、ラティスもあったからアルテラもあるもんだと思い込んでいました。　ごめんなさい。
LE辺り1ビットじゃぁ何の足しにもならんですね・・・
不勉強でした、反省の為しばらくROMに徹しますん

>>794で知ったけど、Stratixはあるみたい。分散メモリ。

液晶画面表示の高速化について
ＮｉｏｓＩＩ／ｅにＱＶＧＡ液晶を８ビットモードでつないでテスト中。今はＩＯをソフト的に
制御して液晶をドライブしてます。ＳＤＲＡＭにある１５０ｋバイトの１画面分のデータを転送
するのに１５０〜２００ｍｓかかる。画面更新時は画面の上から下へ幕が降りるように見えるが
それも一瞬で写真のスライドショウ表示などでは特にストレスになることはない。が、動画の目安
である３０フレーム／秒を目標にする。素人的にはＳＯＰＣでＳＲＡＭインターフェイス（＊）
を組み込むことでも高速化が図れるかな、と考えているが、他に定番の方法などあるだろうか？

（＊）ＳＯＰＣには２種類（Cypress CY7C1380C, IDT71V416）のＳＲＡＭインターフェイスがあり
どちらかがｉ８０バスに対応してるのではと予想している。

まずはSDRAMの波形から勉強かな。
バス幅何bitなのか知らないけど1us/byteもかかってるよね。
ソフト的でシングルアクセスしたのでは遅くて当然。

普通画面表示に使うならバースト的にデータ読み出すよ。
SDRAMコントローラがバーストサポートしてないのであれば自作したら？
んでFIFOに格納して表示のドットクロックで読み出して液晶に転送。

せっかくFPGA使ってるんだから、ソフトIOなんて使ったらマイコンでいいじゃんって話だよ。
LCD用のペリフェラルを作ろう。
単純に1ピクセルの転送をハードウェア化するだけでも10倍くらい速くなるよ。
WideVGAとかになるとそれでもキツいから、完全にDMAにしてしまう。

レスありがとう。

>>808
ターゲットのＦＰＧＡボードはｄｅ０−ｎａｎｏ、ＳＤＲＡＭは１６ビット・バス接続。ＳＤＲＡＭ
コントローラはＳＯＰＣのＩＰでバースト・アクセスに対応してると思う。ただソフトのほうが単純に
　　for (i=0; i<76800; i++)
　　{
　　　　;;;
　　}
という記述をしてるのでバーストになってるかはわからない。（多分なってないかな）
マイコン的なアプローチだとＤＭＡコントローラを組み込めばバースト転送になるのか。


>>809
１）上位８ビットをレジスタにセット
２）ＷＤ信号をトグル
３）下位８ビットをレジスタにセット
４）ＷＤ信号をトグル
というステップをソフトで実行してるのでＣＰＵクロックは１００ＭＨｚにもかかわらずＮｉｏｓＩＩ／ｅでは
かなり遅い（トグルするだけで０．５ｕｓ程度かかる）。これをＨＤＬ化すれば確かに速くなりそうですね。
この場合のマイコンソフトからハードウェアモジュールへのデータの受け渡しは、アバロン・バスでという
感じになるのかな。

昔はSDRはバースト未対応だったような気が。
バージョン上がって対応になったのかな。

>>811
覚え違いかも知れないけど。
SOPC Builder付属のSDR SDRAMコントローラーは、バーストは対応していないはず。
けどだいぶ初期のバージョンから、ROWアドレスが変化しない場合は0ウェイトでの連続アクセスが可能。
（何モードって言うんだっけ？スタティック・カラムとみたいな感じなんだけど）
以前フレームバッファーとか作ったとき、かなり効率良かったことを覚えてる。

アルテラのＦＰＧＡだけど、
ＳＤＲＡＭコントローラはアバロン・バスに直接接続できるのにＳＲＡＭコントローラやフラッシュメモリ
コントローラはアバロン・トライステート・バスを間に入れて接続するようになってるね。
トライステート・バスを挿入しないといけない特別な理由があるのか、それともただ設計が古いだけなのか、
この疑問に適切な答えがある？

自分の理解ね。
SRAM/Flashを1つだけ接続するときはなんか冗長に感じるけど、
・それぞれを個別のバスとして接続する
　（2つ以上のトライステートブリッジを入れて、それぞれにSRAMやFlashなどをつなぐ）
・共有バスにまとめて接続する
　（1つのトライステートブリッジにSRAMやFlashなどをつなぐ）
どちらにも対応できるように、柔軟性を重視したため。
自分で作った外部接続の回路を、SRAM/Flashなどのバスと共有させる時も同じ。

>>813
単にSRAMもFlashもデータ線が双方向だからでは？
AVALONは双方向じゃなかった気がする。

>>815
それ言ったらSDRAMも双方向だが…

SDRAMが速いからだよ
アバロン・トライステート・バスなんてのを入れたら光速アクセスの
の障害になるだけ

＞ＳＤＲＡＭコントローラはアバロン・バスに直接接続できるのに
ESの時に出来なくて、外部に入れていた回路がそのまま残った
なんていうことだったりしてね。

アバロンバスのマスターとスレーブに直接接続できるモジュールがある一方でトライステート・バスなる
ものを間に入れる意味は非同期回路への接続のためにフリップフロップを挿入するということらしい。
ただトライステート・バスにＳＲＡＭを直結できるなら理解できるけどトライステート・バスとＳＲＡＭ
の間にさらにＳＲＡＭコントローラを挿入するというのがＳＯＰＣの組込み手順になってるので最初の説明
だけでは足りないよな。
ＳＤＲＡＭが速いからトライステート・バスをいれたら遅くなるというのは上の理由から分かるような気が
するけどＳＲＡＭコントローラが必要なのであればＳＤＲＡＭコントローラと同様アバロン・バスに直結できる
ようにトライステートを内蔵すればいいのでは、という考えもある。がそうしなかったことの意味があるのか？

ニオスでは共用体を使って１バイト長のレジスタ（８ビットＰＩＯなど）のアクセスはできるみたい（アルテラ
はこのやり方をすすめていないと思う）だけど１バイトを超える場合は上位のバイトで重複アクセスが発生
したりしてうまくいかない。>>375でその理由を説明してくれてるのだが初心者にはこの説明が理解できない。
いまアバロン・スレーブについて調べててようやくこれが正しいことがわかった。参考書がアルテラの
ドキュメントだけというのはきびしいな。

臭す

極僅かしか金ない
どうやってJTAGするか？
良いアイデア募集
５０００円未満の方法があれば即決かもしれぬ

5000円を元手にギャンブルで…

ttp://akizukidenshi.com/catalog/g/gM-02990/
これ以外の選択肢があるのか？

XilinxのFPGAに乗ってる乗算器はどの仕組みなの？
パラレルアダーとか

Spartan-6の資料一覧
ttp://japan.xilinx.com/support/documentation/spartan-6.htm

PDF1.6MB注意
Spartan-6 FPGA DSP48A1 スライス ユーザー ガイド (英語版)
ttp://japan.xilinx.com/support/documentation/user_guides/ug389.pdf

乗算器は英語版しかない
積和用の加算器とパイプライン用レジスタがいろんな所にあって結構ややこしい

>>821

ALTERA限定だが、完全互換なので面倒がない。 >>823 結構面倒

ttp://enpon.blog.so-net.ne.jp/2009-06-18

USBブラスター互換品 \3750　安い！ 　がおすすめかな。

そろそろISE13.3が出るのかな

>>823
なる程USBでパラレルか、その後はお約束のパラレルケーブルだな。

>>826
と、思ったら結構面倒か。
しかもなんだそのページの紹介されている1000円とか
チープなればこそ金を掛けてチープにｗ
きっと３５７０円以上になりそうだけどいいな1000円。

そして部品箱を漁ったら
XC9536？なんだこりゃ？ｗ
FT232RLが出てきた、惜しい232Cか
更にPIC18F4550？おいおいこれ>>826が紹介している1000円互換品だよ
ソケットをピンヘッダにして後で14K50乗せかえる様にすれば無駄にでかくならないかな？
なんか地味に方向性見えたがこのもどきはXのICEでは使えんのか？Aの開発ツールは使ったことが無い

>>827
まじで、ISE７か８だ
これを機にAにお引越しかな？

>>828
FT2232はCOMポート認識だからパラレルポートとしては使えない
LPT認識でも、IOポートは割り当てられないからやっぱり使えない

FT2232のIOを操作してJTAGアクセスするJTAGKEYってのがあるから、
それのクローンを自分で作って使えってことかと

>>829
そういうものがあるのか、これは失敬＆ありがとう
ＪＴＡＧＫＥＹ、検索してみます

ＱＶＧＡ液晶への表示速度向上のためはじめてＦＰＧＡらしいモジュールを作成した。これまで汎用ＩＯ
でデータ転送していたところにアバロン・スレーブのドライバＩＯを接続した。このドライバは１６ビット
のピクセルデータを８ビットずつ２回に分けて転送するもので８ビットバスでは液晶の最大スペックの
１ピクセル２００ｎｓとなるようにデザインした。てはじめにこのＩＯのレジスタにソフト的にＳＤＲＡＭ
のデータを書き込む方法を試したが１ピクセル約５００ｎｓと期待した速度がでなかった。次にＳＯＰＣで
ＤＭＡを追加して試したところ期待値の１ピクセル２００ｎｓがでた。ひとつ気になるのは実行はできて
いるけどＢＳＰプロジェクト（アプリケーションではなく）のビルドで警告がでたままになっていること。
警告箇所はalt_sys_init.cのdma_priv、dma_rx、dma_txで！マークが表示されている。
ＮＩＯＳシステムは１００ＭＨｚで動作していて自作のドライバＩＯとＤＭＡのクロックを１００ＭＨｚに
するとプログラム・ダウンロードの最終フェーズでエラーがでたのでＤＭＡだけ５０ＭＨｚにすると上記の
警告で実行は可能な状態となる。警告メッセージは「left shift count >= width of type」。
５０ＭＨｚにしないと動かないというのもおかしいが一体なんだろうな。

全角英数とかこの板には素人さんしかいないのね

>>831
いいこと言うね。(読んでないけど)
読みやすい文章だね。(句読点が1つもないけど)

>>833
句点はあるだろｗ

デバイス名も開発環境名も出さない妄言はチラシの裏にでもどうぞ

>>831
ROMですがこのひとが軽石さんという方ですか？

素人でアルテラといえばｄｅ０かｄｅ０−ｎａｎｏだろう。やってる内容からするとどれを使ってもたいして
かわらないだろうが。

システム全体が１００ＭＨｚのクロックで動作するようになった。問題はＤＭＡ組込みのＳＯＰＣの設定に
あったようだ。液晶周りはひとまずこれで終了。自作モジュールが出力するウェイト・リクエスト信号を
ＮＩＯＳがちゃんと処理してくれたのはプチ感動。
今のプロジェクト（趣味だけど）で一番速度的に遅いのはＳＤカードからファイルを読み出す部分。
３２０ｘ２４０サイズの２４ビットカラーのＢＭＰファイルを読み出すのに２秒程度かかる。ＳＰＩ通信を
すべてソフトウェアでやってるから当然だけど次はこれのハードウェア化の予定。といってもＳＰＩ通信を
単純にモジュール化すだけだと思うけど。このあたりはＦＰＧＡらしくて面白いところだな。

なんか羨ましい
オレは、VHDLでシコシコするのが精一杯。

なぜだろう読んでていらいらする

SDカードのアクセスモジュールはSPIモードだと面白くないので
ネイティブモードでの実装をおすすめする。

DE0を100MHzで動かすには水晶発振子を交換するのですか？

PLLくらい使えよ。

最初はＳＤバス・プロトコルでやるつもりでネット情報や資料を集めたけど結局は断念。
目的への近道を選んだ。ＳＰＩでも結構面倒だったけどＳＤバスはさらに複雑。
今はソフトで１ビット／ｕｓだが２５ＭＨｚだとかなりの速度向上が見込めると期待している。
ブレッドボード上でジャンプワイヤーなどの配線でテストしてるのでうまく動作するかは
やってみないとわからないけど。

>>840
答えは出たね。１００ＭＨｚで動かすには２、３行のおまじない的なタイミング制約を書いて
やる必要がある。１５０や２００ＭＨｚでも動くのかは興味があるけどわからない。自分で
試してみた結果、いまのところ１００ＭＨｚが動作する最高周波数だ。

SDのネイティブモードって仕様公開されてるの？
だとしたらなんで個人のしゅみでは大概SPI使ってるの？

NDAしないと見せてもらえないことになってるけど
某社が資料をネット上に放置してたので使えるというだけ。

達人の解説記事なんかないので普通の趣味人はSPIどまり。

DE0のSDRAM貼り替えた人いる？

>>845
タイムリーですね。
ちょうど近いうちに256Mbitに張り替えます。

これで飯食ってる人教えてください。設計フローの作成物とか、書き方の参考になるサイトや書籍を。ソフト脳でタイミングチャートの書き方がわからんのです。
試用期間中で、課題をタイミングチャートなしで作ってダメ出しされた。

会社ならそんなものゴロゴロしてるんじゃないかい、
関係のないプロジェクトのものを参考に見せてもらうのはダメなのか？

課題ってことは学生かもしれん。
シミュレーション波形で確認するのではあかんの？

まぁシミュレーションに慣れると
設計に頭を使わなくなるという難点もあるんですがｗ

ＳＤカードのＳＰＩモードとＳＤバスモードの違いは通信速度の差だけでなくＳＤカード内部の
処理速度にも関係があるのか、ＳＰＩモードでシングルブロック（５１２バイト）の読出しの
コマンドを実行するとＳＤカード側で出力データが準備できるまでに結構時間がかかるみたいだ。
この処理時間はホスト側でコントロールできないので単純にＳＰＩ通信のレートを２５ＭＨｚにしても
思ったほど読み出し速度が速くならない。３２０ｘ２４０サイズ、２４ビットカラーのＢＭＰの読出し
にかかる時間は２〜３秒だったのが１秒になった程度だ。

SPIって理由はよくわからないけど、好きになれないな。

>>850
カード自体を変えると結構違うよ。
パッケージには　高速・デジカメに最適　とか歌ってても、実際早いのは書き込みのみで
むしろ読み込みが異常なほど遅いカードとかあるし。
あと、大容量で遅くなる傾向がある気がするけど良く分からん。

一番良いのは買い込んで片っ端から試す事。

おまいらSpartan-6＋SDR SDRAMでEDK使うにはどうしたらいいのか教えて下さい。
Spartan-6使って設計してる基板にスペースが余ったので、SDRAMのパターン引いて
EDKで遊んでみようと思ったのだが、MPMCはSpartan-6との組み合わせだと
SDRのSDRAMに対応してないことに今更気が付いた。DDR付けるには電源増やさな
あかんし…。ちょっと前のEDKからplb_sdramを持ってきて使うとか可能ですの？

>>851
いつまで使えるのかとても不安ですね

SDカードだって、HCやらXCやら中途半端だしな。
2GB 限定とかにしとけばいいだろ。

いまどき2G限定はないわ

ｄｅ０−ｎａｎｏのＮＩＯＳＩＩ／ｅにアバロン・バス接続の自作ＳＰＩモジュールを接続してるが
正しく動いてるのかどこかおかしいのか判断が難しい。はじめＤＭＡを介さずに（正しく）動いてた
モジュールをＤＭＡでＳＰＩからＳＤＲＡＭまたはオンチップＲＡＭに転送するようにＳＯＰＣで構成
しなおすと動かなくなり、ＨＤＬコードを修正してＤＭＡで動くようになったらこんどはＤＭＡを含まない
システム構成では動かなくなったり。今はシステムにＤＭＡを２つ組み込んでひとつはＳＰＩからＳＤＲＡＭ
またはオンチップＲＡＭへ、もうひとつはＳＤＲＡＭから液晶へという構成で動いているが、ひとつのＤＭＡ
構成に変更するとまた動かなくなったりという状況だ。データシートから想定されるアバロン・バスの
インターフェイス信号をシミュレーションで与えると問題はないので原因がわからず、デバッグの方法さえ
検討がつかない。趣味だからよしとするか、独学では限界かな！

>>857
どうやってつなげているのかわからんが、モジュールのつなぎ方が悪いのは間違いない。
サンプルを参考にして、ドキュメントをよく見るこってすな。

サンプルでも内部RAMを中継するような構成になっているのもあったね。

>>858、どうやってつなげているのか？
自作のアバロン・スレーブのＨＤＬをＳＯＰＣに読み込みコンポーネント登録して
付属のＩＰと同じようにＮＩＯＳシステムに組み込んでる。モジュールのつなぎ方
というのはユーザー側で書いたＨＤＬの中の話だろうか、それともＳＯＰＣでの
グラフィカルなコネクション設定のことだろうか？

一般にシステム内で次のような２つのデータ転送が必要なとき組み込むべきＤＭＡはひとつだろうか、
それともデータパスごとに別々のＤＭＡをつなぐことになるのか？（アルテラのＤＭＡの場合で）
１）ＳＤＲＡＭからリードしモジュールＡ（液晶ドライバ）にライト
２）モジュールＢ（ＳＰＩ）からリードしＳＤＲＡＭにライト

まーた全角素人か

>>859
DMAなどのバスコントロールで問題になるのはSOPCでの接続かな？
バスブリッジとかちゃんと入れてる？

NiosとかSOPCって使いづらくって結局自分で全部作っちゃうんだよな

ハードは自分で作り、ソフト開発ツールのみアルを使う
って奴がほとんどだよな。
ARMコアのCPUなんかを自作しているのも多いからな

そうアルか？

> データシートから想定されるアバロン・バスのインターフェイス信号
ちゃんとタイミング振ってる？
データシートに乗っているタイミング例だけテストしてたりしない？
データシートが間違ってるってこともあるし、疑うところはたくさんある。
まず疑うのは自分が作った所、自分が解釈したところだけどね。

FPGA歴1ヶ月でモノを言えば、NIOSの存在意義わからない。
エレメント数消費してまでCPU実装する意味が分からない。
CPUなんて外付けすればいい。

これ間違ってる？

適材適所じゃないかな。
接続するCPUにもよるけどシリアルバスでもサポートしていれば良いけど
パラレルバスで接続するの面倒だし、CPU外付けするぶん部品点数増えるしね。

>>861
バスブリッジにもいろいろあってこれだけではわかりづらいけど、ひょっとして
パイプラインブリッジのことを意味してるのかな。

>>503
超亀レスだけど、俺も困ったので今後の人のために。

【原因】
作業ディレクトリが全角文字のデスクトップ指定になっているため。

インストール直後にデスクトップに作られるショートカットには
作業フォルダが設定されていないため、デフォルトでデスクトップになってしまう。

【解決策】
スタートメニュー上から起動する。
ショートカットプロパティを見れば分かるが、
作業ディレクトリが「c:\altera\11.0sp1」になっている。

もしくは、パスに全角を含まない作業用のフォルダを作成する。
その後、デスクトップに作成されたショートカットの「プロパティ」から
「ショートカット」タブの「作業フォルダ」の項目に入力する。
例えば、「c:\altera\work」など。

全角に限らず、スペースも避けた方が良いかも。
「Documents and Settings」とか「Program Files」とか。
ツールによっては、コマンドが誤認識したりする。

今時マルチバイト未対応とか、大昔のソフトって感じ

コストダウンのためH8、SHをやめて、NiosII、MicroBlazeに変更する案件が実際増えている。
マイコンのディスコンリスクを考えてというのもあるようだ。

>>857
NiosIIのソフト込みでシミュレーションするとすぐわかると思うよ？

SDカードの4bitモードを使う話が出ていたが、SDカードのバスのロガーを作ると開発しやすいと思う。
大容量DRAMの乗った安価な評価ボードを使って、SDカードのバスを流れるデータをDRAMに蓄え、USBでPCに転送する。
できれば、それをグラフィカルに解析、表示するソフトもつくる。
やっぱりSPIでは全くおもしろくないと思う。

いつの間にかQuartusII11.0SP1が出てた

>>869
貴重な情報ありがとう。この問題のため使いにくいのを我慢して使ってた。

基本的にウィンドウズ上で使ってるはずだと考えるとみんな経験してると思うんだけど
なぜネット上を検索しても情報が出てこないのかね。しかもデフォルトのインストールで
この設定って。

ModelSim内臓のエディタも日本語化けるね

日本製のFPGA開発環境、シム使えばOKだろ
それぐらい電子産業最強国日本の会社が提供してるだろ
なんでわざわざ外国の開発ツール使うんだよ

DE0-nanoの青い常灯電源LEDが何故か不安定になっちゃったよ。
買ってからまだ大したことしてないのに、なんで？
他の機能に影響がなければいいが・・・

>>877
BWMのDirty比がが不安定になったのかな？

BWMのDirty比 って何ですか?

バルス幅変調ｗ

DE1のスイッチをrunからprogに切り替えてASモードで.pofを書き込もうとしたけどダメだった。
以前は書き込みできてたのにな。

エディタ以外はアルテラの純正のツール使ってるけど>>876はただのつりだよね。？
仕事でアルテラのＦＰＧＡ使ってるなら普通ＱｕａｒｔｕｓＩＩとＭｏｄｅｌＳｉｍだろ。

>>877の件、電圧測ってみたら2.0〜2.2Vでふらふらしてた。
電源LEDだし、制御しているものではないと思う。

８個付いてるLEDの電圧をふと計測してみようとテスタ当てたら、
どういうわけか過電圧かかって、それだけ少し暗くなっちゃったよorz もろすぎorz

あそっか、BWMだからテスタの中で昇圧されちゃたのかな？

>>883
ｎａｎｏの回路図では青い電源ＬＥＤは３．３Ｖのレギュレータから、８個のＩＯ用のＬＥＤも
３．３ＶのＦＰＧＡのＩＯ用電源が元になってるね。３．３Ｖのレギュレータが壊れてるんじゃ
ないのかな。周辺回路をつなぐとき電源をＦＰＧＡ基板からとったりした？オンボードの電源は
基板全体の発熱状態から考えて外部に供給できるほどの余裕はそんなにないんじゃないかな。

×BWM
○BMW

失礼、３．３Ｖの電源容量的には１．５Ａで結構余裕があるね。

素人がageてまで口出しすんなやks

>>886
◎BWH

>>883
日本製じゃないからな。
ゆとりでなければ安い非日本製に日本製の質があるって思っていないだろ
安い非日本製を扱えないレベル(自分で修理・改善が普通)
なら日本製のFPGAボード使えってことだな

やけに日本製にこだわるやつがいるなｗ

>>885
それが、外部機器は１度も繋げてないんだよね。
８個のLEDは全く問題なく光ってるよ。
俺が１個暗くしちゃったけどｗ

??885
VCC_3P3の電圧計測したら3.2Vで安定しているし、他の機能に影響は見られないから
恐らく青色LEDの不良か、R40(120Ω)が悪いんだと思います。
気にせず使いたいと思います。どうも失礼しました。

>>891
一回痛い目にあえば分かるよ。
今まであたりまえだと思っていたことが実は日本製の品質というもの
だったのだということが。

>>894
それは過去の話
日本製の品質は他国にはマネできないというのは幻想だった。

そうでもないよ。

毎日比べてばかりでうんざりだ
日本製は凄いよ、こんなにしなくていいだろ？もう比べるの秋田

>>897
右翼系の板ででもやっててくれないかな？

英語読めない素人さんばかりだから仕方ないな

土方が開発設計している日本に性能・品質を求めるなんて

>>895
「可能かどうか」というならもちろん可能なんだけど、
それを維持してくれるかっていうのがなかなか難しくてね。
暗黙の了解っていうのが通じないから、出来てきて物をみてびっくりだったりする
なるほど、こういうのって品質だったんだ・・って再認識することは多いよ。

>>暗黙の了解
むしろそれこそが日本の一番悪い点だと思う。

>>902
それが一番の強みだけどな。
実際、正規雇用を削り、派遣だの何だのって目先の利益を追い始めてから
ろくなことになってきてないだろ。

ｄｅ０−ｎａｎｏを１００ＭＨｚで動かしてたけど新機能追加のたびにダウンロードの最終フェーズで
失敗するのでクロックを５０ＭＨｚに下げた。全体的に遅くなったのでＦＰＧＡにがんばってもらうしかない。
ＳＤカードのファイル読出しから画面表示までの処理の高速化のためにいろいろテストしているが、今は
カードからファイル読出しに１２０ｍｓ、ＳＤＲＡＭ上のｂｍｐデータを液晶表示用にデータ変換するのに
１７０ｍｓ、液晶表示に１６ｍｓ、トータルで約３００ｍｓのところまできた。ＳＰＩによるＳＤカードの
読出しではシングル・ブロック・リードからマルチ・ブロック・リードにすることによって２倍程度の速度
向上になった。１秒当たり約２Ｍバイトの読出レートとなりＳＰＩモードではＭＡＸに近いかもしれない。
あと時間短縮できそうなのはｂｍｐデータを画面データに変換するプロセス。いまは２４ビットカラーから
１６ビットカラーに変換する部分だけアバロン・スレーブでモジュール化している（ソフトで処理するのと
比べて２倍ほど速くなる）がＳＤＲＡＭの読み書きはソフトで行ってるので遅い原因になってる。ここは今後
１ライン分のデータ３２０ｘ３バイトをＤＭＡで読み込み一括変換して再びＤＭＡで画面用メモリの後ろから
順番に書き込むという処理を２４０ライン分実行する方法にしようかと考えているが、もっとうまい方法が
あるかな。ＰＣやデジカメなどではＳＤカードから動画を再生する場合でもバッファリングで途中停止する
ことなくデータ処理できてることからするとＦＰＧＡでももっと速くできそうなんだけど。

韓国に抜かれ、中国に抜かれ・・・

>>903
給料高いのに能力無い奴多いから目先の利益すら出てないんだろ
給料に対する生産性ってどうなんだろな

>>905
先進国で大国日本が
先進国でもない、大国でもない国に抜かれるなんて
いかにダメかだよな。

でも日本の品質は捨てがたいよね。
爆発するよりは、しない方が良いし。

真面目な話が埋没してて、どうでも良い話でスレが賑わう

904がんがれ

だって読み難いんだもん
まるで携帯で入力したような書込みだ
全角英数だから携帯じゃないと思うけど