雑談所

FPGAスレからのお引っ越し。
まずは、雑談から。

>>http://kamome.2ch.net/test/read.cgi/denki/1284233269/433
> ニーモニックってのは、人間がアセンブラ言語の〜命令に付ける名前(予約語)
それは些細な問題。
アルファベットで表記されているか、バイナリになっているかの違いでしかないよ。

> まさか「RISC86® Opcodes」が、AMD-K6のOPコードだと
これ、なんと読むんだ? → 「Opcodes」

> 「RISC86® Opcodes」欄が空白になっているIA32命令の、AMD-K6内部動作は？
横に「vector」って書いてあるだろｗ
日本語のデータシートなんだから読めるだろ?ｗ

> 67ページ以降の表の「First Byte」「Second Byte」「ModR/M Byte」がx86のOP
> コードだよ？
それはアセンブラにおけるOPコード。
CPU内部の話とはちと次元が違うよん。

> 本来のRISCとは、命令数を減らす一方で、汎用レジスタの本数とアドレッシング
> モードを増やすことでCPUコアを小さくし、
レジスタを増やすとコアは大きくなるやんw

> 単純な命令をレイテンシの少ないコアで
> 高速に実行して処理能力向上を図るという考え方。
誤解を恐れず言えば、RISCとはCISCの命令デコードを取り去った物だよ。

CISCには高機能な命令が存在する。
例えば「ADC mem16/32, reg16/32」ならロード・演算・セーブの三つの動作を表す。
CISC命令からこの三つの動作に分解する事を命令デコードと呼ぶ。
命令デコードした後の内部命令を、AMD風ではOPコード、intel風ではμOPコードと呼ぶ。(ちなみに古いintel風ではμコードと呼ぶ)

CISCにおける命令デコードのデメリットは、
ジャンプ後にデコード完了するまでパイプラインがストールする事。
IA-32の様に複雑化した命令体系では、デコード回路が大規模になる事。

ならばバッサリとデコードが不要な様に命令を単純化し、
デコード回路を無くして分岐時のペナルティを最小化。
その上で余ったシリコンを汎用レジスタに振り分けて処理効率のアップしたものがRISC。