【FPGA/CPLD】 XILINX/ALTERA/Lattice/Actel　13

何年やっても、HDL設計はソフトウェア設計だと思うよ。

そうだねそうにちがいないいやぜったいにそうだとも

俺はロジック設計の経験が長いから、HDLで設計をやってると、
回路設計以外の何物でも無いとしか思えないが、
アナログ屋から見ると、HDLはソフトに見えるみたいだね。

だって、ハンダゴテ、オシロ、ラッピング線、切り傷、火傷しながらデバッグ、
これこそハード設計。

PC 1つがあれば、ホテルでも仕事できるよ。俺って天才!
なんていいながら、仕事するのはソフトウェア設計に他ならない。

>>495
それって設計じゃなくて製作・実機試験じゃないのか。
回路設計・シミュレーション・基板設計・筐体設計と設計の名の付くものはみんなPC上での作業じゃね？

俺は純粋なソフトとロジック、アナログ回路とやってるけど、
HDLはかなりソフト色が濃いと思う。

例えばリセット信号が解除されてから３クロック後に２クロック期間だけHを出力する回路を考える。
ロジック石だと８ビットくらいのシフトレジスタを使い、
３クロック目と５クロック目の信号でFFを駆動してXORで出力、とか考える。
一方のHDLだとカウンタを作り、カウント処理の中で条件比較するだけで済んでしまう。
もっと複雑なタイミングチャートなら、ロジックだとより複雑な回路になるけど
HDLだと条件式こそ増えるものの複雑さは大きく変わらない。
つまり、開発作業としてはソフトなんだよね。
もちろんHDLでもロジック石と同じ設計は出来るし、そういう手法ならハードに見えるのかもしれない。
けど、そういう設計技法は生産性の無駄だから、普通はやらない。

>>496
チミは、ハードデバッグしたことないね。
PC上で、文字修正だけで変更する設計は、もはやソフトウェアと言うほかあるまいて。

>>487
スケマ入力の事ね。
分かりやすい様にCADと表現しただけだよ。

HDLもゲートレベルから論理レベル、ビヘイビアモデルまで表現方法は様々だからソフトなのかハードなのかはとらえ方しだいだと思うよ。
ゲートレベルはハードが浮かばないと絶対に書けないし、RTLならあまり回路の中身を意識せず機能だけが理解出来れば取りあえず書ける（ここ辺はソフト的）
ビヘイビアモデルは中身すらないし。
様はどういうレベルで設計するかだけの話で実現方法はどうでもいい。
電気屋がRTLレベルで設計する場合ある程度ハードを理解して設計するし、ソフト屋が書くときはほとんど合成後どういう回路になるかは意識してないことが多い。
どちらも間違いじゃないし、作る物の回路規模によっては効率も変わってくる。

>>495
パソコンで作業するのがソフトというのは乱暴だと思うよ。
半導体設計なんてUNIX or PCでしか設計出来ないしね。

>>496
設計検証や試作等も設計の一部であると言えるので、試作機の制作やブレッドボード上の評価、検証は設計じゃないと言い切るのも乱暴だと思う。

ってかハード、ソフトどっちだあっちだって繰り返されるのはなんでなんだろ？

どんな回路になるかイメージせずに書いてた頃のHDLはひどかった。
今は、手こそキーボード打ってるだけだけど、頭の中では回路設計を同時にやってる感じ。
頭の中に回路のイメージがあるから、合成後の回路を見て異変に気づきやすい。

>>501
まぁ、それが理想だね。
合成後の回路を見るというより、シミュレーションでデバッグするときにハードが意識出来ないと出来ないこともあるし。
ただ、大規模な設計に携わると全部がそう出来るかと言われれば無理なんだよね。
まぁ、論理合成ツールガンガン論理圧縮するからインクリメンタルマッピング後の経路見てもじっくり見ないと分からないこと多いんだけど。
まぁここ辺はTPOに合わせた設計手法を取ればいいと思う。

パソコン坊やが、プラモデルより簡単な組み立て作業を「自作した」とか言い張るのと同じだな。
Hard-ware Description Language　つまり、言語に過ぎないから、予め決まったロジック（FPGA）用に、コンパイル出来る言語を記述する作業は
マイコン用にプログラムをコンパイルする作業となんら変わりない。言語がCかPHPかHDLかだけの話。

個人的には最終生成物がハード情報かソフト情報かで決まるものであって、
最終生成物がハード情報で、途中の作業がソフトと似ているからといって
それをソフトっていうのは違うという認識。

途中の作業がソフトと似ているものはソフトというなら、
CADソフトつかってボード設計するのもソフトというのかなぁ。
それとも言語だけをソフト的といっている？

話は逸れますが、マザーボード選んで、ケース選んで・・・・みたいな
パソコン組み立て(自作とは言いたくない)って、今でもやれますか?

条件はこんな感じです。

1) 私は、今まで一度も組み立てた経験がない
2) デスクトップ機　(当然ですね)
3) 目的は、ISE11を「ど速く」動かすこと
4) Core i7 (64bit)
5) Windows7
6) HDDは、7200rpm
7) 7200rpmのHDDより、ISEが速くなるなら、SSDの使用も検討
8) かかった費用をメーカー品と比べるつもりはない。(メーカー品が安いに決まってる)
9) その他、メモリ8GB〜16GBくらい?、LANカード、サウンドカードなど
10) 15万円くらいでできないでしょうか。←実勢価格を全く知らないです。

10万もいらんくね？
容量いらないならSSDおすすめ。

ありがとう。10万円程度で出来そうですか。

SSDって、
・7200rpm HDDより速い?
・容量が128GBとかもあるみたいだけど、
　容量が大きいとアクセス?が遅くなるようなことも聞いたけど、
　実のところはどうなのか

CPUって、i7でも856とか920とか番号があるけど、
・数字の大きい物の方が速い?
・はたして　その数字の違いでISEの高速化に変化が出るものなのか

など、どうでしょう。時間があったら、また教えてください。

真面目に1度作ってみようかな。

>>504
が主張する「最終生成物」とやらによって、現実に出来上がるハードの配線幅やトランジスタのゲート長等が変更されたマスクが生成されて
まったく別のLSIが出来上がるならそれはハードの設計。
予めハードの設計が済んだLSIにソフトを入れるだけで動作を変えるレベルは所詮ソフト。
>>504がいくら徹夜してがんばっても設計ルールが微細化する訳じゃ無い。

>>507
ネタじゃないのかｗ　いいかげん自作PC板で聞けよｗ

>>497
概ね同意だけど
HDLって結局いわゆる普通のソフトで言うループとかAPIとかオブジェクト指向とかって無い訳で
HDLをソフトって言ってしまうものどうかと思う

>>510
思いっきりオブジェクト指向じゃね？
動的にオブジェクトが出たり消えたりはしにくいですが（w



出来るのも有るという話だが....

>>510
> HDLって結局いわゆる普通のソフトで言うループとかAPIとかオブジェクト指向とかって無い訳で

その辺はコンパイラの作りによるだけの話だからねぇ
アセンブラでさえ、昔ながらのシンプルなものからオブジェクト指向をうたった物まであるし。

>>511
構造化されてはいるがオブジェクト指向じゃない

>>513
オブジェクト指向だから云々なんてナンセンス。
ソフト屋のセンスだな。

ちょっと古いが
>「Cynthesizer」によってC++の言語機能に対応したオブジェクト指向のハード設計を実現している。
ttp://d.hatena.ne.jp/KARMA-EDA/20071106

オブジェクト指向のハード設計って言われると、
必要なときに必要なモジュールをnewでインスタンス化して、いらなくなったらdeleteできそうな気がしちゃう

最近FPGA設計からずいぶんご無沙汰しています。また使う事になりそうなのです。

mpeg2デコーダ（SD、480i程度）を組み込む場合どの程度の容量のFPGAが必要でしょうか。
またipはXILINXやALTERAであるのでしょうか？

お願いします。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
http://sakutuu.ddo.jp/sakura2/sanka.asp
さくら通信で俺は名古屋の人と交渉する
情報を無料であげよう
しかし私は夜の6時から11時の間だ
ほぼ毎日出現している
私ができるのは

無線と増幅とCPUとVHDLなどのデジタル工学だ
分かりやすく簡単に説明する

名古屋の人はイザベラ＊アイリスの情報で
電車の中でマーケティングしてくれ
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊

成せば成る成さねば成らぬ何事も成らぬは人の成さぬ成りけり

XC9572XLで電源投入時に確実にHigh(電源電圧トラッキング）にするには
Vccintをさきに立ち上げた後で、VccioいれればOKですか？

ID:S4c5meE7はJDL自体を知らないとしか思えない書き込みしかしてないな。
しかも微細化とかプロセスの話を持ち出してる時点で半導体自体も分かってない。
あまり相手にしない方がいいみたい。

HDLは、Hard-ware Description Languageなんだから、
HDLというLanguageでDescriptionしようとしている物はHard-ware

HDLとRTLって、何が違うの?

>ID:S4c5meE7

FPGAコミュを追われ、PICコミュでは嫌われ、Ｈ．ＭＯＲＩさんには足引っ張る呼ばわれされ。
軽石さん、ほんと初心者嗅ぎ付ける嗅覚だけはすごいですね。
でも、他にコンプレックス解消の方法考えましょうよ。
高校で就職浪人とかいろいろ苦労があったとは思いますが。
（要約：とっとと失せろハゲ）

>>520
しったか哀れ。

>>521
成果物は1/0のデーター列に過ぎず、その成果物が出来合いのロジックの塊の入力となるだけの話。
例えば、ROMのアドレスにカウンタがつながり、データーバスが出力されている１チップのLSIを考えると
ROMデータを書き換えるだけで、クロックを入れるとデータバスにサイン波に相当する出力を得ることも出来るが
配線やトランジスタの位置や設計ルールが変化する訳じゃ無い。FPGAにしても、配線をスイッチで切り替えて自由度を増してるだけで
物理的に変化する訳じゃない。

所詮、サイン波をノコギリ波や矩形波に変更するのと同じ次元の作業に過ぎない。

>524

今日はハローワークのあと病院でしょ。もう寝なさい。

>>521
HDL はなにかって話だから Language 。.. Language である以上 Software

悔しそうだね。まあ、勘違いする事も大切だからくよくよするなよ。

>>527は>>525へのレス

差異は心の中にある。

さいでっか

ヒカルの語か。

>>526
やはりそうですよね。納得しました。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
http://sakutuu.ddo.jp/sakura2/sanka.asp
さくら通信で俺は名古屋の人と交渉する
情報を無料であげよう
しかし私は夜の6時から11時の間だ
ほぼ毎日出現している
私ができるのは

無線と増幅とCPUとVHDLなどのデジタル工学だ
分かりやすく簡単に説明する
http://sakutuu.ddo.jp/sakura2/s/profile/p.asp?l=001187
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊

>>526
言語＝ソフトという基準が間違ってる。
しかもLangusgeという単語だけをとらえる所が低学歴っぽいね。
Hardware Design Languageつまりハードを設計するための言語。
もう少し分かりやすく言えば、ハードをHDLという言語で設計してるに過ぎない。

>>534
TYPOが多すぎですよ。

>ハードをHDLという言語で設計
......

何を以ってプログラムと呼び、何を以って言語と呼ぶのか、まず定義づけ
から始めることだな。

結局のところ、ROMから読み出すのが、ステートマシンを動かすプログラ
ミングデータか、ゲート回路の接続を設定するヒューズデータでワイヤー
ドロジックを構成するかって違いだけで、本質的に変わらないと思う。

VerilogやHDLという名前を付けて「言語」と呼んでいるのは人間であって、
動物が吠えているのも、人間が理解できないだけで言語かもしれない。

ある業界の話に絞って言うと、
電子部品をある目的のために機能する形に配置、結合した実体がHard-ware。
Hardware内部で電気信号が継時的に如何な挙動をすべきかを定義した情報がSoft-ware。

HDLの当初目的はHard-wareを設計するためのものだったが、
その発達と共に、HDLを記述する作業は「仕様書の作成」へと向かっている。
仕様書の具現化は、Hard-ware/Soft-wareの両方を駆使して最適に行われるのが理想だが、
現時点ではまだ、HDLで記述された仕様はHard-wareだけで具現化されることが多い。

現実はどの部署のどんな人種が扱ってるかでしょ。
長文の人、早く社会復帰しないと戻れなくなるよ。

HDLをソフトだと主張してる人はソフトだと言ってればいいんじゃね？
それで恥ずかしい思いするのは本人なんだから。
仕事で少しでもVerilogやVHDLに携わってるなら猶更。
書き込みを見てるとどう見てもプロではないけど。

まあ重電分野からみれば、デジタル回路とかほとんどソフトウェアっぽく見えるよね。

>>521
行の切れ目でもないのに単語の途中でハイフン入れる意味って何？＞Hard-ware

>>541

521です。
それはつまり、”Hard-ware Description Language”のつづりが判らなかったので、
>>503から引用こぴぺさせてもらったのがきっかけで、その後すっかり習慣になってしまった。

>>540
>それで恥ずかしい思いするのは本人なんだから。
いや、それが全く恥ずかしくないんだな。
周りのみんなも「俺もそう思う」って言うんだ。

ロジアナどころかICの1つも手で触らずに、プログラムだけ変更して、
「俺、ハード設計やってんだ」というのに、たまらなく違和感があるんだってね。

一部のプロ?は、Model Sim + Chip scope のみで確認して、メール添付で納品なんだって。
まあ1発で動作するんだろうけど、正しい動作を見届けるまでが仕事ではないか、というのが一致した見解ね。

ソフトだったら、バグがあって当たり前の世界なんだから、そんな一発動作なんて期待されても困るぜ。

フッ素とか珪酸とかに触れずに半導体で仕事しているなんていったら、鼻で笑われるわけですね。

んま、半田付けできないハード屋なんて時代もあったけど、オシロも使わないでノイズが、ジッタがってクレームつけてくる輩が普通の時代だからなぁ。

カラーコードってなに？だよねん(涙

>>546
もう15年ほど前になるけど、取引先の大きなメーカーの小さな保守現場に
1/4W型の普通の炭素皮膜抵抗を入れたパーツストッカーがあったけど、誰も
カラーコードを読めないの。新品は箱から出してそのまま棚に入れるらしい。
「もし違う棚に入っていたら問題だから、カラーコードは読めた方がいい」
と言ったけど、そこの主任は「正しい棚に入っていないとしたらそのこと
自体が問題で、改善すべき」と主張していた。勝手にすればと思ったｗ

>>543
Flip Flopの最大入力周波数が25MHzくらいで、入力のインピーダンスが低く
て電流が流れるLS-TTLを両面基板に並べて、15MHzや20MHzクロックで動かして
いた昔と違って、FPGAやCPLDは実際に使われる条件に比べて、チップ自体の
マージンが大きいから、多少タイミング設計に不具合があってもデバイスの
マージン内で動いてしまう。

FPGAやCPLDに限らず、PICやAVRといったマイコンなどを含めて、入出力に
保護回路が付いているから、多少の過電圧が印加されても壊れないし、
消費電力も減っているので、電源廻りの配線がいい加減でも動いてしまう。

問題があっても、露見して認識されない限り、問題にはされない。

そもそも、HDL弄ってるだけで「ハードの設計やってるんだぜい」って奴らは過電圧とかパスコンなんて無縁

>>547
某巨大自動車メーカみたいだね。頭のいい人が多いから。

>>549
>過電圧とかパスコンなんて無縁
それって、正真正銘の「ソフト屋さん」じゃん。だからHDL書きはソフト屋だと思う。

一絡げにソフト屋と言うのは失礼だろ。本人は高級言語を操って最先端の
仕事をしているつもりだけど、コンパイルしてみないとどう並ぶか判らない
ヒューズの並びを決めているコーダーに過ぎないよ。

　　　 　　　 　　 　＿＿＿_
　　　　　　　　 ／ ＼　　／＼　　寸分の狂いなく刺身の上にタンポポを並べる方が難しい。ｷﾘｯ
.　　　　　　　／　（ー） 　（ー）＼
　　　　　　／　　 ⌒（__人__）⌒ ＼
　　　　　　|　　 　　　|r┬-|　　　　| 　　　これはタンポポじゃなくて菊だろ？
　　　　　　 ＼　　　　 `ー'´　　 ／
　　　　　　ノ　　　　　　　　　　 　＼
　　　 ／´　　　　　　　　　　　　 　　ヽ
　　　|　　　　ｌ　　　　　　　　　　　　　　＼
　　　ヽ　　　 -一''''''"~~｀`'ー--､　　　-一'''''''ー-､.
　　　　ヽ ＿＿＿＿(⌒)(⌒)⌒)　)　　(⌒＿(⌒)⌒)⌒))

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
http://sakutuu.ddo.jp/sakura2/sanka.asp
さくら通信で俺は名古屋の人と交渉する
情報を無料であげよう
しかし私は夜の6時から11時の間だ
ほぼ毎日出現している
私ができるのは

無線と増幅とCPUとVHDLなどのデジタル工学だ
分かりやすく簡単に説明する
質問は本や資料を読みながら簡単に説明します
しかし英語だと読む時間が遅いです
http://sakutuu.ddo.jp/sakura2/s/profile/p.asp?l=001187
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊

>>550
> >過電圧とかパスコンなんて無縁
> それって、正真正銘の「ソフト屋さん」じゃん。
この論理がまったく理解できないわ。
「過電圧とかパスコンなんて無縁」なハードウェア屋は山ほどいるだろ。
ボード設計者だけをハードウェア屋と思っているのか？

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
http://sakutuu.ddo.jp/sakura2/sanka.asp
さくら通信で私は名古屋の人と交渉しようと思う
情報を無料であげます
しかし私は夜の6時から11時の間です
ほぼ毎日出現している
私ができるのは

TRやOPAMPなどの無線と増幅とCPUアーキテクチャー
VHDLなどのデジタル工学と電子工学の全て
数学など

分かりやすく簡単に説明する
質問は本や資料を読みながら簡単に説明します
しかし英語だと読む時間が遅いです
http://sakutuu.ddo.jp/sakura2/s/profile/p.asp?l=001187
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊

>>553
>ボード設計者だけをハードウェア屋と思っているのか？
いえいえ、とんでもない。

過電圧とかパスコンに無縁なのは「ソフト屋さん」と思うだけよ。

>>555
過電圧とかパスコンとか自分には無縁だと思ってるソフト屋さんは、
ハード屋さんにだまされてデスマーチするだけなんだよね。

＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
http://sakutuu.ddo.jp/sakura2/sanka.asp
さくら通信で私は名古屋の人と交渉しようと思う
情報を無料であげます
しかし私は夜の6時から11時の間です
ほぼ毎日出現している
私ができるのは

TRやOPAMPなどの無線と増幅とCPUアーキテクチャー
VHDLなどのデジタル工学と電子工学の全て
数学など

分かりやすく簡単に説明する
質問は本や資料を読みながら簡単に説明します
しかし英語だと読む時間が遅いです
http://sakutuu.ddo.jp/sakura2/s/profile/p.asp?l=001187

C++　X86　GCC　NASM　LINUX　CYGWIN　　COMMAND PROMPT
Z80　H8　JAVASCRIPT　WIN３２APIができる

Z80でC言語やBASICコンピュータが作れる

GCCで高速BASICが作れる
回路CADなども規格表だけで作れる
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊
＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊＊

>ボード設計者だけをハードウェア屋と思っているのか？

入力MOFFETゲート酸化膜の耐圧がどうのとか、保護ダイオードの漏れ電流が
どうのとか、スレッショルド電圧レベルがどうとか、「ソフト屋さん」には
無関係だよね。

>>556
> 過電圧とかパスコンとか自分には無縁だと思ってるソフト屋さんは、
> ハード屋さんにだまされてデスマーチするだけなんだよね。

ノイズの問題とか、基板設計に問題があるとか、濡れ衣着せられ、挙句徹夜
させられたハード屋が、『オイ、オマエHDLのソース晒せや。ゴルァ』と。
んで、見たら外部の非同期入力に同期F/Fが入ってなくて...

トカの方がありがちな気が。

>>555
> 過電圧とかパスコンに無縁なのは「ソフト屋さん」と思うだけよ。
この論理で言うと、人事部門や営業部門はソフト屋？
或いは、機構屋さんや、ボード設計と一緒にHDLも書くハード屋さんはどっち？

もしかして、いわゆるソフト屋さんにHDLの仕事を担当させているだけ、ということか？
だとしたらパスコン云々の前に、非同期FIFOとか理解できてるのかなぁ。

FIFOは、フィーフォと呼びます

正確には ファイフォー なんだけど、略語の場合適当に呼んでいる人が
多いから、フィーフォ と言わないと分からない人もいると思うよ。

自分の場合、フィーフォ って言われたら、しばらく考え込んで
"ファイフォーの事ねって言いそうだな。

FIFOはちょっとした辞書なら載っているんで、発音記号見れば分かりますよ。

軽いしみたいに、dongle:トングル　google:ゴーグル　banner:バーナーてのもいるしｗ。

FIFOは、ファイフォでしょ。

FIFOはファーストインファーストアウトの略だからファイフォが正解。
HDLがソフト屋と言ってる奴は半導体はソフト屋が設計してると思ってるんだろうな。
しかもHDLとボード設計をごっちゃにしようと必死だし。
こういう奴に限ってパスコンは適当に0.1uFを突っ込むだけで理解してない奴がほとんど。
TrやOPAMPなんて理解すらしてない。

> FIFOはファーストインファーストアウトの略だからファイフォが正解。
略した時点で正解も糞もないわけだがｗ

俺はフィファっていってるｗ

慣行上　日本語表記は　ファイフォが　正解だろうけど、　発音するときに
ファイフォだと違和感ありありなんで、あえて 伸ばしたんだけどね。

自分は、話すときには"ファイフォー" って言うな。

>>565 の言っているほうが正解でしょうな。　発音記号は正確に書けないけど
敢えて書けば　[faifou]　っていう発音だから。 　

＞「過電圧とかパスコンなんて無縁」なハードウェア屋は山ほどいるだろ。

　それは、困ったｗ

FIFAはなんでファイファじゃないんだろね

パターン描いてspiceかけれてハード屋と思うのは間違い？

>>569
FIFAはふぃふぁ、Euだから
ISOをいそと呼ぶEuropa、あいそと呼ぶUSA
お前は青島をなんて呼ぶ、ちんたおと呼ぶか？それともあおしま

パスコンにフィルムコンデンサ使うのは？

ダメ、とたしかトランジスタのバイブルに書いてあったはず。
詳しくは忘れた。

外人がGaAsをぎゃーすと読んでいてわろた。国籍は知らない。青島、チンタオは会話の流れで判断。

>572

巻物のなので周波数特性が良くない。
デカくて高くてもったいない。
今となっては貴重品。
http://www.kaijin-musen.jp/52.html

>>571
じゃあ、EUではFIFOをフィフォと言ってるのかな。

>>575
フィルムも面実装になってきてるけどね
http://industrial.panasonic.com/www-ctlg/ctlgj/qABD0000_JP.html

それにしてもニッセイ電機の倒産は残念。

>>576
>フィルムも面実装になってきてるけどね
これがハンダ付けの熱に弱いので、取り外して移動とか再使用はできない。
取り外すときの熱で、溶けてしまう。
しかも高いんだ、これ。RSで見ると目の玉飛び出る。

FIFO は フィーフォー だろ常考

>>578
FIFOは、英和辞典にも普通に載っている単語ですよ。
つづりを見て　フィーフォー って発音する人も多いんでしょうが。

ファイフォーって言う人は、多分　ちゃんと勉強している人だと思いますよ。
常識を知らないんだと、勘違いをしないであげて下さいね。

UFOはユーフォーじゃなくてユー・エフ・オーだろ

>>577
RSは、割かしエクスペンシブ

学がないアメリカ人の米語読みだろ > ふぁいふぉ
通じるから問題ないけど

>>582
じゃあ、何と読むのが学のある人の読み方なんだ。

気になって辞書見たらファイフォウだった。

>>582
>学がないアメリカ人の米語読みだろ > ふぁいふぉ

英和辞典も形無しですね。記載してある発音が学がないアメリカ人の読みとは。

．．．だろ という言い方は、根拠のない推測と判断しましたが、よろしいでしょうか。

FIFOの読み方は、結構続くね。　それだけ間違った呼び方を正しいと信じている
人が多いってことかな。　そういうのに限って、調べもせずに自信満々で書き込む。
しかも、調べないから、いつまでも間違いに気づかない。

間違っているのが大多数なら、それは正しい呼び方で通用はするんだが、
まともな技術者なら正しい呼び方を知っていて欲しいよね。

単語の最後を延ばすのは素人。

>>574
他の組成のも是非読んでもらってきて。

しかし、軽石のカニ光線と女工ＩＣは笑ったよ。勘違いの領域じゃないだろ。
秋田ってどんな教育してんだ？

>>586
表記上　伸ばさないのを規定しているのは知っているけど発音とは違うからね。　

その程度のことで　お手軽に優越感に浸れるのはお得ですな。

表記通りに発音できない素人が来ましたｗ

>>590
やれやれ、よほど素人ということを書きたいようですね。　
その程度のことで、そんなにうれしいんですか。安上がりですね。

>>発音厨

そんなに英語が出来るんなら、
ここへの書き込みも全部英文にすれば？

てゆうか、2chなんかに来ている時点で
「大したことない奴」って気がするが。

本当に優秀な奴は欧米のエグゼクティブ（ｗ）との
会話に忙しくて、こんなところに書き込みしてるヒマないだろ。

>>592
やれやれ、何的外れなこと　言っているのやら。

単語の最後を伸ばさないなんて、誰でも知っていること。　その程度のことで
うれしそうに素人って書き込む君は　自分自身を　ずいぶん　「大した奴」って
思っているんだろうね。

こんな小さなことしか指摘できないっていうのは、よほど知識のストックが
小さいんじゃないかと、逆に心配しちゃうよ。

人のことより、自分の小ささを　よく理解したほうが良いんじゃない。

つーか欧州において「英語」は西の辺境地の野蛮人の言葉なんだって
日本の西洋語教育だって英語一辺倒になったのも第二次大戦後だよ
仏語 独語 西語 露語は英語と同じくらいの重要度で教えられてた。

グローバルでみればスペイン語が母国語の領域の方が英語より全然広いんだぜ?

13億人もいて、経済発展目覚しい中国語をどうぞ。

パイポと読むのは朝鮮人。
最初なんのことか分からなかった。　orz

このスレって、HDLはソフトかハードかの話題とかFIFOの発音とかどうでもいいことばっかだな。
かといって他に話題にすることもないか。

いつもどうでもいい話題が来ると急に伸びる

だって４社しかないんだし。

電気は心の中にも流れています。

ID:yLVVmhzoは自分の敵は一人だと思ってるｗ
見えない敵と戦うのは大変だな。

＞単語の最後を伸ばさないなんて、誰でも知っていること。
なのに自分はファイフォーと発音して周りから影で笑われてる事に気づかない可哀そうな奴だって事は分かった。

>>598
だって技術的話なんてできないのしかいないし
外国のエロイ企業ににおんぶにだっこしてもらわないと、
いまや駄目駄目な日本だから、技術的な話なんてできない

>>601
そうですか、あなたみたいな人は一人じゃなくて良かったですね。　
これ以上相手にしても、他の人にも迷惑でしょうから、小さな勝利感を存分に味わってください。

>596
……禁煙用の器具？w

>>577
＞これがハンダ付けの熱に弱いので、取り外して移動とか再使用はできない。

うむむ、結構取り扱いが難しそうだ。

>>603
反論できなくなって逃げたな。
まぁ涙拭け、お前にもまだ可能性はあるぞ。
まずは、仕事を探す事から始めろｗ

>>606
心配してくれてありがとうね。　

議論の内容がつまらなすぎるから外野の人に迷惑だからね。

あなたにとって重要なことが、他の人にとっては取るにたらないってことは
学習してもよいかな。　あ、無理なこと言ってごめんね。

>>607
＞これ以上相手にしても、他の人にも迷惑でしょうから、小さな勝利感を存分に味わってください。
と書いておきながらちょいと煽られると顔真っ赤にして書き込み。
もう馬鹿としか言いようがないｗ

>>597
いや、どっちも興味深かった。
ところで、FIFOは話題になるのに、LIFOが登場しないのはなぜだ。
あと、もっと興味あるのは
SPIの、MISO、MOSIを、みんなどう読んでいるかだ。
俺は当然、「みそ」、「もし」だ！

CISCは？

CISC = シスク
RISC = リスク
MISO = みそ
MOSI = もし

>>608
ごめんね挑発にのったよ　大人げなかった。

君は勘違いしているけど。　表記ルールは、文書を記述する場合の用語の規定で
話し言葉を規定しているわけではない。　だから、実際の発音とは違っているものはある。
JIS Z 8301って規定されているらしい。　今調べたけど。

だからだと思うが、マイクロソフトは2008年に外来語表記ルールを変更している。
たとえば　コンピュータ --> コンピューター　とかね。

あなたの見解は違うみたいだけど。　君の周りでも　コンピューター　っていう人の方が
コンピュータって言う人の方が多くないかい。　

技術者だからといって　すべての用語をJISの規定に従って話す人を、自分は
お目にかかった記憶がない。　伸ばさないと不自然な用語もあるよね。

すくなくとも、用語を言うときに　最後を伸ばしたからと言って、素人だ恥ずかしい奴だと
思う人は　珍しいんじゃないかと思うが。　そんなことで、技術者の値打ちは決まらないと
思うんだが。

レスを一つ増やすけど >>612 の訂正。　性格の悪い君のことだから、間違いをついてくるかもしれないんでね。
技術者としてはともかく、　性格の悪さでは　僕は　君に遠くおよばないんで、勝ち目はなさそうだけど。

誤り

あなたの見解は違うみたいだけど。　君の周りでも　コンピューター　っていう人の方が
コンピュータって言う人の方が多くないかい。　

正

あなたの見解は違うみたいだけど。　君の周りでも　コンピューター　っていう人の方が
コンピュータって言う人より多くないかい。　

なんかPICスレみたいだなｗ。
ま、そんだけ一般化したんだな、プログラマブルロジック。

PICスレｗ
Cかアセンブラかで盛り上がってたな

>>608
表記の規定が文書を書くときものであることを知らない　素人の君は
ずっと　単語の語尾を伸ばさずに話をして　玄人のつもりだったんだろうなー。
想像すると実に笑える。

性格の悪い君が、どんな言いがかりの反論をするのか、とても楽しみだよ。
いままでの君の罵倒はそのまま君にお返しするよ。

こういう書き込みでは、性格の悪さが最高の武器だとよく分かる。
玄人のつもりの素人君は、語尾を伸ばさないという　ただ一つのことしか
言っていない。　まさに、性格の悪さ以外　知識も　経験も必要ない。

卵を細いほうから割るべきか、太いほうから割るべきかで戦争になった某国の様相だな。

>>617
100%　誤解しているね。　趣味嗜好とはかかわりがない。

語尾を延ばして発音するなんて規定はないし、実際人によって
伸ばしたり伸ばさなかったりする。　

伸ばしたから素人というのは言われなき侮辱なんですよ。　

あんまり相手にしないつもりだったんで、 >>612 もかかずに
終わらせるつもりで、 >>603 を書いたんだが、　ちょっと調子こいて
いるんで、つい相手になってしまった。

>>608 の素人君は　相当性格が悪そうだから、まだ汚い書き込みを
してくるだろうな。　しばらく　スレを汚すことになるかもしれない。

そうなったら、ごめんね。

馬鹿に構うとID:ljAD2Au4みたいに必死になってスレを荒らしだすという良い見本だな。

PICスレ以下だな。振ろうにも、他に話題ないし。

俺も、「みそ」、「もし」だ

>>618
　ええっ！　アンカー違い？ｗ
俺はさりげなく「ビッグエンディアン」と「リトルエンディアン」の
話題を振ったダケだったんが。

　昨夜はよく寝てないようだが、大丈夫かな？ｗ

分かち書きすると頭悪く見えるのか、元々頭悪い人が分かち書きしてるのか...

>>618
顔真っ赤ｗｗｗｗｗｗｗｗｗｗｗｗｗ

ほんとPICスレにも劣るな、住人レベル。

PICの読みは「ピーシュ」か「ピック」か、
何て話題を振ったら揉めそうだな。

バカが一人じゃないのか、懲りずに繰り返すのか。　
くだらないことを突っつきまわすバカの習性は変わらないな。

くだらないことしか材料にできないのがバカの限界か。

といって、バカをイジってる　>627

技術者や研究者は、スキルアップするほどに
物事を見てくだらない、人を見てバカ
とは、簡単に思わなくなっていく。

>>629
そうだね。
横から見てるとたいした事ではない様に思えても、
自分がやるとなるとケアしなければならない事が、
想像以上に多いっていう事はあるな。

ALTELAの場合、NIOS2とIPコアが主流になるのかな？
細かいチップの制御などをIPコアでどうするのか理解できないので
自分は、VHDLでちまちまチップ毎にプログラムしてるんだけど
時代おくれになっていきそうで心肺

>>631
チップの制御とはどんな事でしょうか？

>>631
メモリとか液晶とか

メガファンクションの使用はPLLくらいで
ICの制御や同期はVHDLオンリーでやってます。
ツールがまったくつかいこなせてない感じがひしひしと

最近VHDLが主流なんかね？
俺はVerilogしか使えないし、ざっと見た感じVHDLの方がコードが長くなる様に見えるんだけど、
雑誌等見ると大体VHDLだしVHDLの勉強を始めた方がいいのだろうか。

昔からVHDLのほうが多いような気がするけど。
個人的にはVerilogのほうがが好きだな。
VHDLはとりあえず読めるくらいにしとけば不自由しないと思う。

>>633
外付けチップの制御のことですか。

アルテラのFPGAで開発をやった事がありますが、
バッファメモリとかFIFOなんかは、内蔵メモリセルを使うメガファンクションで組んだ方が、
リソース使用率を抑えられますけどね。

ただインタフェースのIPは見かけないですね。
パラレルバス用が無いのは仕方ないとしても、
割と普及しているI2CとかSPI(4線, 3線)くらいは、
IPが在った方が便利ですよね。

>>636
> アルテラのFPGAで開発をやった事がありますが、
> バッファメモリとかFIFOなんかは、内蔵メモリセルを使うメガファンクションで組んだ方が、
> リソース使用率を抑えられますけどね。
これは逆だろう。自分で組んだ方がリソースは抑制できる。
しかし、メガファンクの方が工数が少ないから目的次第で使い分ける。

> ただインタフェースのIPは見かけないですね。
> パラレルバス用が無いのは仕方ないとしても、
> 割と普及しているI2CとかSPI(4線, 3線)くらいは、
> IPが在った方が便利ですよね。
たくさんあるぞ。

>>637
メモリ系は、メガファンクション使わずに自分で組んだら、
リソースも工数も、その他色々不幸な出来事がドッと押し寄せそうで
ちょっと怖いかも・・・

DSP系もIP使った方が小さかったりするね。
まぁ俺のコードがへぼいだけかも知れんが。

メガファンクションって何?
アルテラ特有の言葉?

　ある寺って、FPGA内のメモリーとかを使う場合、シュミレーションできます？

>>641
ModelSimでもできるし、QuartusII（WEB Editionは知らない）でもできる。
QuartusIIのシミュレーションツールは、そろそろ廃止して、ModelSimのみに
なると聞いた覚えがあるようなないような？気はする。

>QuartusIIのシミュレーションツールは、そろそろ廃止して、ModelSimのみに
てことはRTLシミュレーションのみになるってこと？
もっと低レベルの、ゲート遅延や配線遅延含めたシミュは出来なくなるのか。

>>もっと低レベルの、ゲート遅延や配線遅延含めたシミュは出来なくなるのか。
ModelSimでも出来るよ

cycloneIIかＩＩＩの安いボードないですか？
HumanDataのは高い…

>>645
Cyclone IIかIIIの安いボード作って打ってくれｗ

>HumanDataのは高い…

それ位だせよう. つか、ボードでなにすんの?

タダじゃなきゃ満足しない人なんでしょ

あー、じゃあトラ技の付録基板だな.

>>645
規模が小さめので良ければ。
http://www.csun.co.jp/SHOP/200901026.html
http://www.csun.co.jp/SHOP/2010052801.html

おや、C5の方は在庫切れか。
C8ので入らなきゃ、ヒューマンデータかなあ。

C8の箇条書き
＞すべてのIO を2.54mm拡張ピンヘッダで引き出されてい
ここで切れててすげー気になるｗ

つ「る」「ない」お好きな方をどうぞw

1万出すならDE0のアカデミックが買えちゃうから、食指が動かん
最低限の周辺回路で3kくらいのFPGAボードあればいいのに
というわけでディジタルデザインテクノロジを2冊買った

トラ技でDE0の記事が出てからDigiKeyの在庫が結構減ったな。
機能的にはプラス、イーサがあれば完璧なのだが。

>>653
「たずらし放題です」はダメですか。

>>653
「や〜ん」はダメですか。

DE0はcycloneIIIで100ドルちょい。
しかもペリフェラル色々ついてるから、
何もつけなくていいから100ドル切ってるボードが
ないかなぁと思っただけです。
国産だと3万以上は仕方ないのかなぁ。
おぷは安いけどspartan2だし。
terasic以外で知りませんか？

ぶっちゃけ自分で作るしかないんじゃね
チップ自体は$10くらいなのになんでないんだろうね

Cyclone1ならこれがあるけど
https://www.marutsu.co.jp/user/shohin.php?p=65176

>>659
それはトラ技付録のコンパチボードだったかな。

FPGA内でバス接続にしたい場合、3ステートバスは使えないんだよね？
各モジュールの出力をセレクタ通して各モジュールの入力に渡す感じになるのかな。
出力するモジュールが多いと配線とセレクタが増えて効率悪そうな気がしてしまう。

>661
そんなこたーない。
データシートのIOの項

>>661が言っているのは、FPGAチップ内部でデータバスを構成したい時に
3ステートを使うことが出来ないんじゃないかということで、チップの入出力のことでは
ないと思うが。

>>663
その通りです。読み取ってくれてありがとう。

最初の5文字で読み取れるなｗ

>>661
ARMの実装なんかで使われる事があるけど、
選択されていないペリフェラルのバス出力を All 0 にして、
巨大なORゲートで受けるという方法がある。

遅延はかなり大きそうだが、セレクタよりも小規模な回路で
済みそうな感じがするがどうだろうか？

>>661
無理やりなら使えないことないんじゃね？
まぁライブラリ次第だろうが。

>>666
もしかして、セレクタの中身はAND-ORゲートで構成されていることも
知らずに、ロジック設計しているの？

>668
ていうか、LUＴなのわかって設計してる？ゲートじゃないよ軽石さん

トライステートバスを使えば解決！

「わかるVerilogHDL入門」という本によると、セレクタ使うと回路規模が大きくなるが、3ステートバッファを使ったバスにすると回路規模が小さくなるって書いてあった。
3ステートバッファを使ったバスは普通に実現できるってことかな？
トラ技のPICを実装した記事では全部セレクタでやってた気がするが…

Xilinx 7 series 発表されたね
28nmプロセスって歩留まりどうなんだろ?

>>671
それは理論上の話であって、ＦＰＧＡの場合は出力バッファブロックで切り替えるだけだから関係ないよ。
あと、内部の切り替えはセレクターしか使えないからこちらでも関係ない。

つまり実際に動作させるＦＰＧＡの設計には関係ないって事になる。

Virtex-7、Kintex-7、Artix-7
http://japan.xilinx.com/japan/j_prs_rls/2010/fpga/xilinx-7series-fpga.htm

↓　以下セブンスレ

↑
お前はアイスラッガーで討たれろ

セレクタって言っても、ＦＰＧＡだとand-orじゃなくてルックアップテーブル。セレクト信号を含めた入力数がＬＵＴの入力数を超えるとＬＥが一段増えてって感じで回路が重くなる。

（軽石と言うのは知ったか上から目線の半可通の総称。原典：ＦＰＧＡインフォメーション掲示板）

そういうあなたは勘違い君？
どうやってＦＰＧＡのロジック内部に3ステートバッファを使ったバスを実装するのかな？

具体的に軽くなるソースを出してみな。

なんか論理レベルの話をしてるのかマッピング後の話をしてるのか混乱してるな。

「軽石」ってそういう意味だったのか。
この業界の新しいスラングだと思ってたよｗ

>>673
セレクタ記述だと2702ゲートだったのが、全く同じものをバス記述にしたら1493ゲートに減ったと書いてある。
試しにCycloneIIIに論理合成してみたらセレクタ記述だと144ロジックセル、バス記述だと133ロジックセルだった。

>>678
本に載ってるけどソース出したらまずくない？

ちなみにバス記述の合成結果のLUTを見てみたら、多入力ORの構成になってた。

・バス記述のほうが使用リソースが少ない(最適化の問題か？)
・バス記述でも問題なく論理合成可能(3ステートバスは組み合わせ回路に変換される)

ということがわかった。とりあえず疑問は解決した。

>>677 >>680
ID変えて本人登場かよｗ
よほど忘れられたくないようだ。

>>683
忘れられてたまるか。
てめえらの居るところには何時までも住み着いて
胸糞の悪い思いをさせてやるからな！


　　　　　　　　　　　　　　　ﾅ~ﾝﾁｬｯﾃw

ID:NnhDb6UCさん・・・

>>658
USBブラスター持って無いなら↓格安だと思うけどな。2万だけど。
ttp://www.altera.co.jp/products/devkits/altera/kit-cyc2-2C20N.html
CycloneIIIのキットは使い勝手が悪い。

ID:NnhDb6UCさん・・・これはまた、トンでも軽石さんだなぁ。

軽石にとってのFPGAはＸＣ９５３２だからなぁｑ。
回答がＡＮＤ、ＯＲアレイだったりするんだな。

合成結果ががＯＲアレイでも、現実は.....。

>トンでも

ドングルのことをトングルとか言ってるの思い出しちったよ。

しかし、お仲間のhmoriさんにこんな言われよう。
ちょっと可哀想かも。
http://twilog.org/hmori/date-091128

私の日記に軽石さんが書いている。生きていたんだ。というか返事どうしよう。
posted at 08:53:38
そういえば軽石さんはPICが好きだった気がするなあ。結果的に嫌われるのだけど、
posted at 09:01:21
現在のコミュニケーション力は他者の足を引っ張る為にある。　ひでーー
posted at 09:11:27

>>686
これはどう？　シンプルでよさげ。
CycloneIIで8,980円
ttp://www.nissin-tech.com/2009/10/fpgacyclone-iiep2c5q208.html
誰か人柱希望。

>>690
電源SW?のスライドSWは、あれが正しい取り付けなんだろうか?

>691
使いやすそうな向きじゃない。斜め上向いてて。

DE0でAlteraのFPGAを勉強しようとしています。
SDRAMを使おうと、MegaCoreについて調べているのですが、分からないので教えてください。

MegaCoreは、「期間限定無償」という認識で間違っていないでしょうか？
期間限定無償だとすると、その期間とはどれくらいになるのでしょうか？
MegaCore以外で（無償で）SDRAMを扱う方法はありますでしょうか？(自分でコントローラーを作れというのは無しで)

以上、よろしくお願いします。

>>690
・USBブラスタ等の書き込みケーブルが別途必要そう。
・Uart（バッファ＋DSUB）は標準で欲しかった。
・LE数が4600とちとさびしい。
小さい基板だから用途によっては便利かも。
俺は趣味で使う人だから >>686 の方が良いね。
一月ほど前は$149だったんだけど、
$199に値上がりしてるのが残念。

やっぱりこの程度の規模の組込用ボードは5k以下じゃないとなぁ･･･
学習用途ならもうちょっと出してDE0で良いやってなっちゃう。

>>693
>MegaCoreは、「期間限定無償」という認識で間違っていないでしょうか？
SOFをデバイスにダウンロードして、時間限定（1時間だったかな？）で
使用できたと記憶している。

>(自分でコントローラーを作れというのは無しで)
勉強なんだから自分で作ったほうが良いと思うよ？
自由度が増えるし、DDRよりは簡単。

InterfaceかDesignWaveにHDLコード付きの記事があったので、それを
参考にするのもありだと思う。

時間限定ですか･･･orz

確かに勉強に自分で作るべきかもしれませんが、
SDRAMについては、あまり勉強する気がないし、
動作しなかったときに
SDRAMの扱いが悪くて動作しないのか、
HDLが間違って動作しないのか
わからなくなってしまう恐れが有るので･･･。
CQ出版の本は実は探して読んだのですが、自分が理解できるのが無かったのです。

>>697
MegaCore全部が時間制限付きではないよ。
SDR-SDRAMコントローラはSOPC Builder付属のが無償だったと思うが。
DDR系のコントローラは有償だけだったと記憶してる。

>>697
メモリを使うなら、基本的な動作シーケンスくらいは理解しておかないと。
勉強するならこの本がいいよ。マジおすすめ。

メモリICの実践活用法
http://www.cqpub.co.jp/hanbai/books/32/32701.htm

ついでに、絶対にビヘイビアモデルを使ってシミュレーションすること。
（マイクロンとかモデルを配布してるから、同じスペックのを使うといい）
IPを使おうが自作しようが、間違えるものは間違えるんだから。

確かにSDRAMのIPがあったら便利だな、と思う。
ヒューマンの基板には、いつもSD-RAMが張りついてくる。

>>697
> SDRAMについては、あまり勉強する気がないし、
> 動作しなかったときに
> SDRAMの扱いが悪くて動作しないのか、
> HDLが間違って動作しないのか
> わからなくなってしまう恐れが有るので･･･。
てことはさぁ、
SDRAM使わなくてもいいんじゃない？？
内部メモリだけで済ませば？

>>701
作ろうとしているのが、
内部メモリをビデオメモリとして使うので、一応外部メモリが必要なんです。
今までは、ザイリンクスの（昔の）スタータキットのSRAMやNEXYS2の疑似SRAMとか使っていました。

>>698
SOPC Builder調べてみます。

>>699
一応、その本、さらっと立ち読みしたのですが、疑問点がたくさん出て挫折しました。

皆さん、情報ありがとうございました。

挫折するとは勿体無い・・・

>>702
「どこがわからないかが、わからない」状態だと道は険しそうですが、
「疑問点はこれ」とわかっているなら、それを解決していけばよいわけで、
挫折する事はないと思いますが。

>>702
SDRAMをビデオメモリにするのはダメ？

>>702
一番下の「SDRAMの使い方 - ユーザーズマニュアル」を熟読してみたらいかがでしょうか？
http://www.elpida.com/ja/products/documents.html

１からならサンプル付きのボードを買った方が早そうだけどな。
>>692
使いやすいのか、使いにくいのか、どっちだ？

使いやすそう、じゃない？と同意を求めている。

ＳＤＲＡＭは内藤のモジュールが参考になったな

僕のISE11.5は、HDD容量が30GBも食っています。
みなさんも、そんなもんでしょうか?
パスは、C:\Xilinx\ISE11.5 です。
この調子だと、怖くてISE12が入れられません。

Quartus　9.1 : 2.51GB
ispLEVER 8.0 : 2.50GB

お伊勢さん容量食いすぎじゃね？

プロジェクトもそのディレクトリ配下においてるんじゃないか？
で、合成とかsimの残骸で数Gとってるとか。

ispLEVERの後継ツール来たね。
http://www.latticesemi.com/products/designsoftware/diamond/index.cfm

FPGAの勉強にSmartFusionの評価ボードでも買おうかと思うんだけど、もっと単純なFPGAの方が良い？
代理店からはSpartan6を勧められてるけど、ただの勉強用にはボードが高すぎる。

>>714
何の勉強かしらんが、DDTのLattice XP2付属本でいいんじゃね？

>>714
ただ何となく勉強したいなら、勉強を横から邪魔する要素が最も少ないDE0だな。

>>713
こないだ8.0SP1出たばかりなのにｗ

>>717
今使ってみたよ。
かなり使いやすくなった。
てかQualtus2より使いやすい。でもシミュレーションはModelsim使うけど。

なんとなく勉強なら、Spartan3を買って、変換基板にハンダ付けして自分で作ればいい。

個人的にISEは糞。

郭隗曰く、まず 16V8 より始めよ

DOSのabelきぼん

XってISEは糞だけど
なんでシェアNo1なの？

デバイスが優れてるの？　安いの？　なんなの？

しょうがないよ
デバイスの性能がいいからね

個人的な趣味からしたらツールはＡ社のほうがまとまっているかな。
Ｘは重いし遅いしできれば使いたくない。
ま、慣れの問題で片方しか知らなかったらお互いに相手側を使いにくいというだろうけど。

数年前の話だけど
数万個規模の量産価格はＸのほうがかなり安い。
ちなみにＡ社でもその規模になると自営業者が買う価格の１／５以下じゃないか？
それでもまだＸが安かった。
大手購買の人がいたら最近の詳しい価格教えてくれよ。

あとＡ社は平行輸入が難しい
Ｘ社だとどこからでも手に入る。
だからじゃないの？

ispLEVERからDiamondに変えたら、今までブロックメモリに実装されていたRAMがLUTに実装されてリソース足りねーよって言い出した。

>>726
synplifyを以前のバージョンに戻せばいいんじゃね？

>>726
RAMの実装方法の設定が細かく出来るようになったんじゃね？

原因がわかった。
今までRead部がこうなってたんだけど、
q<=mem[ra];
ra<=ra+1'b1;
リードアドレスはフィードバックのないレジスタにしないと駄目みたいだ。
こうすればOK。
q<=mem[ra_reg];
ra_reg<=ra;
ra<=ra+1'b1;
ただ、そのままだと1アドレスずれるからそれは別で直さないといけない。

アキバでFPGAキット買ってきたけど何すればいいのかわからなくてワロタ

>>730
わしも経験あり！

>>730
そもそもなにがしたかったのですか？

>>732
一応マイコン関係は熟知しるんだが、自分の技術領域を広げるために
FPGAくらい使えなきゃいかんだろと思って。要は勉強ですな。
ひとまず最初の目標は搭載されてるLEDペカペカかな

>>733
カラー液晶コントローラとか作ったらいいんじゃね？

え、うん・・・
まだISEすら使えてない状況だから、
夢は膨らむけどね。。。

ある意味勉強したいけど何勉強しようって状態ですか
先に設計とかしてから物買えばいいのに

>>733
>一応マイコン関係は熟知しるんだが、
>FPGAくらい使えなきゃいかんだろと思って。
僕も　その口だった。苦労した(苦労してる)。

マイコンとC言語のことを考えたら、FPGAは窮屈な開発環境だと思う。

・Cのような柔軟性のある記述ではないし、
　　　　　(begin end?　なんで { } じゃないの?　キータイプ楽なのに)　
・マイコンのコンパイラのように、スグにコンパイルできないし、
　　　　　(3時間とか1日?　何なんだよ)
・開発ツールは遅いし、重いし、わかりにくい。日本語対応してないし。
　　　　　(ツールに5GB?　はぁ?)
・使ってる言葉は難しいし、
・電源は3種類も要るし、外付ROMが要る。
　　　　　(1.8V, 2.5V, 3.3V 何それ? 単一電源、ROM内蔵じゃないの?
　　　　　　マイコンを見習えよ、って感じ)
・LED点けたいだけなのに、なんて面倒なんだ。
・FPGA内部にマイコン?
　　　　　(何が嬉しいんだ。素直にマイコン使えよ)
マイコンによる開発より、10倍難しいし面倒くさいと思う。

・しかもFPGAソフト屋は、マイコン屋を上から目線。
　　　二言目には「そんなのFPGAでやればいいじゃん」とか
　　　　　　　　「あ〜、マイコンだからしょうがないんじゃない?」とか。

だけど、
・マイコンより動作が速くて、気持ちいい。
・クロック同期なので、予想通りの動きをする。
・同じ回路の繰り返しを増やすなら、マイコンより12.8倍早くできる。
　　　インスタンシエートの追加とucfの追加でOK
　　　(これは嬉しい)
・独立した回路の追加(いわゆる間借り)なので、従来部分に触らなくて済むので安心。
　　　(これも嬉しい)

追加
・回路を増やしても、動作速度落がちない(気にしなくていい)
　　　(これは、マイコンにはできない芸当。めちゃ嬉しい)
・9bitとか37bitとか、半端なバス幅も気にせずに処理できるので
　マイコンみたいに、char→int→longと、壁越え改造に苦労しなくてもいい。
　　　(これは、もはや快感)

汎用のマイコン使ったら普通周辺にFPGAを使うだろ？
上で言ってるマイコンてワンチップマイコンのこと？

私は、小学３年です。私には、彼氏がいます。彼とわたしは、デートの時、どちらかの家に行き、
だれもいないとき、部屋で横になって裸でだきあいます。それがだんだんエスカレートしていって、
学校の体育倉庫で服をぬがされ、まだ３年生ですが学年で１番大きいおっぱいを、つかむように触られたり、しゃぶったりされます。
最初は、苦手だったんだけどだんだん気持ちよくなりサイコーです。しかも、わたしは、学年１美人でもてます。
彼も同じで、美男美女でよくみんなにうらやましく、思われます。
このカキコ見たあなたは4日後に不幸がおとづれ44日後に死にます。それがイヤならコレをコピペして5ケ所にカキコして下さい。
私の友達はこれを信じず4日後に親が死にました。
44日後友達は行方不明・・・・。いまだに手がかりもなく私はこのコピペを5ケ所に貼り付けました。
すると7日後に彼氏ができ10日後に大嫌いな人が事故で入院しました。信じる信じないは勝ってです

>>739
そうです、ワンチップマイコンです。

てか、文句垂れてるやつは、MAX7000でも使ってろ

そいつは、そんなにスゴいのか？
そーか、そーか。

>>733
秋月の３００円液晶を動かせたら初心者卒業。

>>739
自分は「マイコン＋遥か大昔に起こしたASIC」という環境でやってます
そのASICはもう社内のデファクトスタンダードで、新しく開発しり風土
すらないです。
あと、簡単に「普通」って言わない方がいいですよ。
自分周辺の環境がすべてであり共通文化だと思ってると、いつか痛い目を見ます

でも、>745　の環境は”普通”じゃないなｗ。

つか、>745の境遇が”普通”じゃねえなｗ

>745は普通コンプレックスなんだ。

どよーんとした空気、お察しします。
景気がよくなって、転職ができますように。（-人-）

きっと起こしたASICは会社が無くなるまであるんじゃないか？
古いプロセスのしょぼいASICを使う能力しか要求されずに進歩しないなんて、哀
れすぎる。

ネタ的にFPGAカフェとか行ってみる

>>737
>・しかもFPGAソフト屋は、マイコン屋を上から目線。
>　　　二言目には「そんなのFPGAでやればいいじゃん」とか
>　　　　　　　　「あ〜、マイコンだからしょうがないんじゃない?」とか。
わかる気がする。オレもそうだった。
そう言われたときは、
「FPGAは動きが高速なぶん、ソフトが下手クソでも違いが現れなくていいですよね」
と言ってやることにしている。

>>751
その発言でハード屋全体を敵にまわしたなｗ
違いがあるに決まってるだろ、ソフトは開発者で違いが現れないのかい?
ってお前いつものFPGAはソフトだハードじゃないって言ってる荒らしだろ

＞「FPGAは動きが高速なぶん、ソフトが下手クソでも違いが現れなくていいですよね」

いや、下手くそだと高速時の動きが不安定になる。
FPGAは高速にしていくと徐々に
「デジタル回路つったって、所詮はアナログ回路じゃん。」
という領域に入って行く。あるいは、「入って行ける。」とも言う。

>>753
それは上手い下手の違いじゃない。

正しく制約条件書いてwarningを無視/放置しなければ
「高速にしていくと徐々に不安定になる」
なんてオカルト現象は発生しない。

>>749
古い設計のまま、パターンをシュリンクさせて、新プロセスに対応させていたら、逆の意味ですごいけどね。

>>754
基板の設計も影響してくるね。

>>754
それで幸せが続くなら、敢えてそこから踏み出す必要は無い。

論理に間違いが無いのに、間に合わないで計算ミスとか
マイコンの時は考えられないトラブルだよな（w

勝手にCPUクロックアップして暴走させてる馬鹿は昔からいたぞ

>>756
好きにフロンティアを探しに逝ってくれ。

>>753
てきとーに非同期設計されるとありがちだよなｗ

>>760
テクノロジー変換に耐えられない設計って今時は難しいと思っていたが
なるほどな。
回路図に固執する使えないおさーんが、新人に入力させた回路が不具合を
連発していたのを思い出した。
メーカーが出してた、ASICの設計方的マニュアルにあった、禁止回路を
使いたがる馬鹿って今でもいるのかなぁ。
不具合オヤジに「ASICの中にはコンデンサを追加できないよ」と馬鹿にしたら
マジ切れしてたのを思い出す。
リストラされたあと何やってるんだろうなぁ、あのおさーんは。

あまりにも定番すぎて長年使われた石、バージョンアップしようとしたら
テクノロジー変換ツールが使えなくなってたってことがあったなｗ

同期設計でも最大動作周波数（Fmax）は記述によって違いが出る。
計算上のFmaxが保つマージンも記述によって違いが出る。
現実のFmaxを超えて誤動作が起こり始める領域を、
オカルトと考える→ソフト屋さん思考
宝庫と考える→ハード屋さん思考
じゃね？ｗ

つか、テクノロジ変換どころか、同一品種でもプロセス変更があったら
タイミングチェックは普通じゃね？

オカルトと考える → 実機試験で通ればヨシとする危険思想

実機試験はもちろんキッチリやるのは当然として
「高速にしていくと徐々に不安定になる」じゃなくて
「保証速度+マージン以上にするとFailする」が正しい考え方だろう

「徐々に」ってなんだよ スタンド使いか?

DE0 そろそろ在庫なくなりそう。
結構売れたなぁ。

そんな売れてるのか
個人でDE0買ってる奴って何に使ってるの？
LEDチカチカだけだったらワロスw

DE0のあの値段であの機能は素晴らしい。
Ver9.1からNiosII/eがフリーライセンスになったのも大きい。
あれ一枚で大概のこと出来そう。（俺はDE1買っちゃったんで持ってない。）
欲を言えばRGBじゃなくUartだったらなぁ。
外にバッファとDSUBつけるの面倒。

>>768
Uartのバッファは付いてたんじゃなかったけ？

>>765
ウケも賛同も覚えることが出来ませんでした
お許しください

DE0を使用中

NiosII　EDS9.1がWindows7で動かない（Quartus II　は動きます）
↓
NiosII　EDS10がリリースされていたのでいれる
↓
Quartus II　10でないとNiosII　EDS10が動かない
↓
Quartus II　10をいれる
↓
Quartus II、NiosII　EDS共に動く
↓
Quartus IIのコメントに日本をフォントを指定できなくなっている

今ここで詰んでます

いわゆるUTF-8か

>不具合オヤジに「ASICの中にはコンデンサを追加できないよ」と馬鹿にしたら

GAやセルベースには追加できないがASICなら、なんでもできるだろ

>>770

おっとQuatrus 7/1付けで10が登録されてたんだなTHX

遅くなりました。

>>699さん、>>706さん、その他の方、アドバイスありがとうございました。
もう一度、SDRAMに挑戦してみる事にしました。
DE0も注文しました。

初Alteraなので心配ですが、もしわからない事がありましたら、（自分で調べた後、どうしてもわからなかったら）ここで質問したいと思っています。
その時は、よろしくお願いします。どうもありがとうございました。

>>774
SDRAMうまく動いたらおしえてくだされ
nios使うとSDRAM自体は動きそうだったんだけど
niosからvhdlのほうにデータの受け渡しがよくわからず失敗

サンプルみてこれかああっておもって飛びついたらのがメガファンクション。
うごいたあああっておもったら内部メモリだった。

いまメガコアをダウンロード中

> niosからvhdlのほうにデータの受け渡しがよくわからず
根本的に・・・・ソフトウェアな人なのかな

wireで繋ごうず

PCからFPGAにデータを送受信したい場合
どんな方法が一般的ですか？
コンフィグの書き込みとかではなく
FPGA稼動後にPCからFPGAにデータを送って
FPGA内で処理させた後PC側で取得するような感じです

イーサネット

niosとか使わずにvhdlだけでTCP/IPのプロトコルスタック作れますか？

SOPCビルダーでPIO(Peripheralの下だったかな？)とか入れて、
プロジェクトディレクトリに出来るソースファイル見てみるとか。

↓これが抜けてた。
>>775
> niosからvhdlのほうにデータの受け渡しがよくわからず失敗

FX2載っけた

>>769
ADM3202 が載ってるからD-Subコネクタを付けるだけでＯＫ。
惜しいのはスペースがないからかコネクタを基板に直接ハンダ付けできない所。

>>778
データ量によるかと。

少量　RS-232(約10kB/s)
↑　　USBフルスピード(約1MB/s)
↓　　USBハイスピード(約40MB/s)
大量　PCI Express(すごくはやい)

そんなにデータ量多くなければUSBフルスピードはおすすめ。
どんなPCでも繋がるし、自力で実装するかIPがあればFPGAで物理層まで作り込めるから周辺回路が簡単。

USBはＷＩＮ側のデバイスドライバー作る必要があるんで大変じゃない？

USBならまだイーサの方が簡単だよね。
ドライバだけじゃなくPC側のアプリのこともあるから。
イーサの場合はクロスで直結なら良いけど、
ネットワーク接続するならデタラメなmacアドレスは本来使っちゃいかんし。
その辺よく分からない素人（もちろん俺も）はRS-232が一番。
どうしても速度が必要なら頑張ってイーサかな。

SOPCビルダーにTPC/IPがあったんでniosから
呼び出せるとおもうんだけど、回路がわからない。
カニチップとかかまさずに、パルストランスだけで直結できるものなのかな　

>>786
最近はWinUSBとかの汎用ドライバがあるからやりやすいけど。
といってもWindows標準ドライバで動くデバイスしか作ってないけど。

>>787
ReadFileやWriteFileするハンドルがソケットかUSBデバイスハンドルかの違いだからアプリのほうはそんなに違わないと思う。

>>788
>カニチップとかかまさずに、パルストランスだけで直結できるものなのかな
外付けPHYは必須。

http://www.altera.co.jp/technology/high_speed/protocols/gb_ethernet/pro-gb_ethernet.html
以下引用
アルテラのデバイスは、10Base-T (シールドなしツイスト・ペア銅線で 10Mb）、
100Base-T (銅線で 100Mb）、および 1000Base-T (銅線で 1Gb） ネットワークには
直接インタフェースしません。したがって、イーサネット銅線への接続のために、
外部 10/100/1000Base-T 規格の PHY デバイスが必要です。
引用終了

>>789
イーサ（もちろんUartも）の方はTeratermとか、
自分で作らなくてもすでに便利なアプリが存在すると言う意味。
アプリも自分で作る前提なら大して変わらんかな。

>>788
CQ出版社「Ethernetのしくみとハードウェア設計技法」
第３部 Appendix6　「FPGAだけで10Base-T Ethernet コントローラを作る」
なんて記事もある、OpenCores にもあるね。
nios には対応してないけど。

>>776
完全にソフト畑だったのですが、最近組み込みの部署にうつってきて

nios-sdram
|
PIO

このようなniosを介した形はｃ言語できたのですが

nios-sdram
　　　　|
　　　　PIO

のようにvhdlでＳＤＲＡＭのアドレスを指定してやって
データをとってくるってやり方がやりたいのですがいまだできずです。

それやろうと思ったらデュアルポートRAMにしないとできんくね？

そういうことを聞いてるんちゃう

Niosは名前しか知らないんで適当なこと言ってるかもだけど
バス接続のメモリやレジスタなどの接続や制御方法がわからないみたいな感じ?

>>794
>>793の図から、Dual portのSDRAM使うの明らかじゃね
ただ、Dual portのSDRAMあるのかしらんが

>>793
DMAコントローラ を自作するしかないかな。

niosって、複数のCPUから同じメモリへアクセスするときの機能ついてなかったっけ

伊勢のおかげで、PCを再起動でき、
毎日フレッシュなPCでしごとができて、嬉しいよ。

ありがとう、いせ。

ise11なのですが、
画面最下部のコンソールウインドウのタブに「Warning」タブが出なくなってしまいました。
出ているのは「Console」「Errors」の2つです。
どのようにしたら「Warning」が出るようになりますでしょうか?

ISE11だと、warning tabが無いとか?

やったー、LEDチカチカに成功したよ！
と言ってもサイトの手順どおりにやっただけだけど

>>759
自分は「マイコン＋遥か大昔に起こしたASIC」という環境でやってます
そのASICはもう社内のデファクトスタンダードで、新しく開発しり風土
すらないです。
あと、簡単に「普通」って言わない方がいいですよ。
自分周辺の環境がすべてであり共通文化だと思ってると、いつか痛い目を見ます

デジャビューか？

XilinxのFPGAの勉強を始めたいのですが、1万前後で良い評価基板はありませんか？
本付属の無駄な奴以外で。
周辺回路は自分で作るので、コンフィグROMや水晶、出来ればUSBコンフィグ回路が乗ってて他のIOはPINに出てる程度の基板を探しています。

苺のにすれば？

苺はFPGAを圧なってないのでは？
CPLDはいりません。

ユーザから質問されたときに答えられないからとか

まさかそんなことないよな？

>>806
その条件のものはない気がする。
マルツのSpartan基板に別途コンフィグケーブルを使うのが一番条件に近いかな。

>>806
周辺無し、USB付で１万前後は無いと思う。

USB無しなら
http://www.mai-denshi-shop.co.jp/shopdetail/003000000001/order/
（良いかどうかは、わからない）

周辺付なら
http://www.digilentinc.com/Products/Detail.cfm?NavPath=2,400,790&Prod=BASYS2
とか・・・

>>806
素直にSpartan-3A(N)スタータキットを買っとけ。
予算は倍かかるけど、その分の価値はあるぞ。

VGA出力付いてるけどアナログじゃないから８色しか出ないんだっけ

アナログだけどR-2Rでビット数少ないから４０９６色くらいだった記憶。

・・・うろ覚えの記憶をたどるよりデータシート見たほうが早いなｗ

しかし周辺なしでコンフィグ回路ありってなかなか需要が少なそうだな。

ったく、どうしてゲート数の大きなFPGAはBGAになってしまうの?
QFP100で100万ゲート、DCM内蔵、乗算器内蔵とか、
超小型Virtex4みたいなのを出してくれよ。

誰がつかうんだよ

規模がでかいデバイスはI/Oパッドを四辺に出す余裕がないんだよ

>>819
なるほど、納得だな。

言われてみれば、大容量、少ピン数って言う需要もない事はないと思うね。
作られる事は無いと思うけど、あったら使ってみたい。
というか、今正にそんなデバイスが必要になってる。

200ピン以上のQFPは半田が面倒
背が低ければいいんだけどねぇ

使ったQFPパッケージの中では、CycloneIII(3C25)の240ピンが最高だな。
ハンダチェックは楽だが、チップ面積が広すぎる。

>>806
AVNETのSpartan3AがROMもUSBコンフィグもついてるよ
1万より、かなり安いが、安過ぎると不都合かな
I/Oも全部じゃないが、2.54ピッチで、たくさん使えたはず

マイコンで開発していて、速度とか機能の追加などで
途中でFPGAに置き換えたいと思うことがある。
でも、踏み切れない。それは、
・電源3種類も必要→作るの面倒。
・ROMが要る→スペース増。トータルで部品代高くなる。
・不必要にI/O数が多い→多いのは別にいいけど、
・すぐにBGAになってしまう→実装代が高く付く。QFPのFPGA作ってくれよ。
・4層基板でBGAの外から2周のボールしか使わずに、残りを未接続にするのは、
　　オレの設計思想が許さない。
・マイコンに押し込む努力をせずに、FPGAに逃げたと思われて、
　　オレのプライドが許さない。

○○ゆるさないとかいってるが、開発者の脳が無駄だらけや腐ってるんじゃね

>>825
ワンチップマイコンと書いた方がいいぞ。
でないとROM、RAM外付けは普通だぞ。

>>825
「FPGAに置き換えたい」と思う心が
「踏み切れない」と思う心より強くなってから
再検討すればいいんじゃね？

>>825
やらない理由を挙げているだけだな。

FPGAはスピード重視だろう。金は二の次。
電源が複数いるのは確かに面倒だけど、つまらんプライドなぞ犬にくれてやれ。

>>825
言っていることは、良くわかる。確かにその通り。
だけど、それらをさっ引いても「速いこと」はメリット。

1人で1つの仕事しかできないマイコンで「速度が間に合わない」という対策に
あれこれテクニックを使って悩んで手間取るより、
FPGAで高速にサッと処理したほうが、開発も楽ちんだと思う。
そういう意味で、FPGA上にマイコンを載せるのは、どうかと思う。
何が嬉しいのかわからない。

>>817
全ピンが電源で良ければそれもありかも試練

ちょっとしたシーケンス動作が必要だとマイコン載せたくなるもんだぜ。

>829
でも、頑張ればマイコンで出来るんだろ。
だから無理してFPGAに移行する必要が無い。
どう頑張ってもマイコンでは追いつかないなら、とっくに移行してるだろ。

>>825
素直に「能力が無いから出来ません」と言えよ。
>BGAの外から2周のボールしか使わずに
なんて言ってる時点で使うための検討さえしたこと無いのバレバレだし
開発始めてから速度の問題でＦＰＧＡに置き換えなんて
マイコンさえもおぼつかなくて、やってみなくては判らないレベルなんだろ。

これだからＣしか出来ない奴は…

ID:d2CMmcpz
ん？

ID:2qLx8mKz
・・・おや？

つまりどういうことです？

レスが理解できなかったから他人に解読してほしいってことだよ

「自演」は聞こえがよろしくない。
こういうのは昔から「自問自答」と呼ばれている。

俺の中のもう一つの人格が

馬鹿その1:
一知半解馬鹿は不規則媒体中での波動の伝搬問題が伊藤-シュレーディンガー式そのものだと言うことを知りましたとさゲラゲラ


馬鹿のその2:
トランジスタ技術に量子力学の知識がいらなきゃFETの入力インピーダンスがなぜ∞にならないかも説明できない。
リーク電流がいったいどういう原理で発生するかもせつめいできない


もうね死ねよおまえ

大化の改新は645年！
関が原の合戦は1600年！

と、突然言い出す坂田利夫のようなものか

暑くなってきたから。

よい国作ろう鎌倉幕府　4192年

ナイアガラ瀑布

ぐふぇ〜〜ん
動かねえよー、ただのシフトレジスタごときが動いてくれない・・・
もう嫌だ・・・何だよコレ、verilogムズイよ〜わけわかんねーよー

>ムズイよ〜
何これ?

Verilogより日本語を先に勉強した方がいいな。

ちなみにシフトレジスタは

module shift4 (clk, xrst, data, bit);

input clk, xrst, data;
output [3:0] bit;

reg [3:0] bit;

always @( posedge clk or negedge xrst ) begin
if ( !xrst )
bit <= 0;
else begin
bit <= bit << 1;
bit[0] <= data;
end
end
endmodule

>>848

>>ムズイよ〜
>何これ?

ムズカシイよ〜、を略しただけでは。
気持ちわるいをキモイと言うのと同じ。

チョベリバ〜ｗｗ

薄幸

>ムズカシイよ〜、を略しただけでは。
ムズカシくないよ〜、でも成り立つんだけど。
やめませんか?　変な省略。

FPGA(Spartan 3A)を使ってのを連続的に変化するアナログ電圧を作りたいです。（0〜2.5V）
バックライトの輝度を調整するためのアナログ電圧ですなのですが、できるだけ
簡単に作るにはラダー抵抗が良いでしょうか

即応性が要らないならPWMを出力してLPF通すのが一番楽だと思う。

じゃあ、まず気持ちわるいをキモイと言う連中を
あなたの力で根絶してください。

気持ちわるい＝キモイはすでに定着しちゃってるけどね。
それ根絶できたら大したもんだわ。

>やめませんか?　変な省略。
なんてあなたが言ってたって世の中の潮流は変わりませんてば。

出力電流値には注意せーよ。

>>854
長いものには巻かれろと?　あなたは、そういうスタンスなんだ。

>気持ちわるい＝キモイはすでに定着しちゃってるけどね。
日本語を知らない人、特に若い子にはね。
正しい日本語ではないことを知った上で使うなら、そこにもある話だけど、
それが正しい日本語だと思い込んでいるのは認識させないといけない。

>あなたの力で根絶してください。
微力だがそうするよ。2chで叫び続けるつもり。

>>856
「正しい日本語」なんて言うのは無粋だからやめとけ。
「最近の若い者は」と同じようなもので、何百年も言われ続けてきたに違いない。

>>856
君じゃ役不足だね

まー、現代日本語だって、たかだか100年ほど前に作られたばかりなのに、
既に当時から色々と変わってるしなぁ。

>>856
なんでこんな馬鹿な子が湧いてるの？

つまり、おっしゃりたいことは、要するに
自演ミスの痕跡を早く流してしまいたいと言うことですね？

自営スレの閑古鳥加減に反比例して、初心者系スレで自演荒らしが増えているような気がしますが..。

>>858
役不足ではなく、この場合力不足なｗ

640×480ドットの画像を320×240ドットに縦横1/2にスケーリングする場合、単純に１ドット間引けば
良いのでしょうか。他に画質をよくするアルゴリズム等はあるのでしょうか。

>>864
職場で近くに座っている人が同じ様な事を、まさか(笑)
とりあえず基本的な３方法
・ニアレストネイバー法
・バイリニア法
・バイキュービック法
で、簡単な説明。
ttp://tt.sakura.ne.jp/~hiropon/lecture/trans.html

バイリニアが結構簡単でそこそこ効果もあるね
1/2にするだけなら4画素の平均とるだけだし

ニアレストネイバー法は昔、PC98で画像回転するのにやったことある。
結構アラが目立つんだよな。

元の画像によるな。
VTRのようなソフトな画像ならニアレストネイバーでも問題ないと思う。
CGのようなシャープな画像ならバイリニアを使わないと出力が荒くなる。

ＡｃｔｅｌのＳｍａｒｔＦｕｓｉｏｎ評価キットでＳｏＣの勉強をしようと思い、購入前にＬｉｂｅｒｏをダウンロードしましたが
使い方が今一つ分かりません。
Ｌｉｂｅｒｏの使い方を書いているＨＰがあれば教えてください。

DE2-115 ってのが発売されるね。(今のところ発売日・価格未定
CycloneIV(EP4CE115)使用、スペックオタ歓喜。
ttp://www.terasic.com.tw/cgi-bin/page/archive.pl?Language=English&CategoryNo=139&No=502&PartNo=5

パッケージがグラボみたいだな

EtherCAT の IPCore が付いてくるのがポイント高い。
＄799なら欲しい。

CycloneIIIでFPGA勉強中です。
I/O端子には、どの程度の電流を流す事ができるのでしょうか？
データシートを見た所、ピンあたり40mAと書いている所があるのですが、これでしょうか？
また、例えば、PICマイコンだと、「ピンあたりXXmA、デバイス全体でXXXmA以下」という制限があるのですが、
FPGAには、そのような（デバイス全体やブロックあたりの）制限はないのでしょうか？

>>870
スイッチそんなに要らねぇwwwww

>>873
勉強してるならツールぐらいダウンロードしてるよね？
IO設定するところにドライブ能力設定する所が無いか調べてみ。
あとデバイスマニュアルにもそれくらい載ってると思うが、大概のFPGAは
IOのタイプとドライブ能力は設定出来て一本当たり最大20mA前後は設定できる。

疑問は、
(1)データシートに40mAと載っていたのですが、本当にそんなに流せるものか。
(2)デバイス全体の制限は無いのか
たとえば、１本あたり20mAとして、100本使ったら全体で2Aになってしまうのですが、
そんなに流せるのか。
です・・・。

それもデータにトータルの許容損失載っているぞよ

そんなに流す必要があるのか

>>876
考え方は、PICと同じでいいと思うよ。

>(1)データシートに40mAと載っていたのですが、本当にそんなに流せるものか。
流せます。ただし、電圧は何Vになってしまうか知らないけどね。

>(2)デバイス全体の制限は無いのか
あります。

>たとえば、１本あたり20mAとして、100本使ったら全体で2Aになってしまうのですが、
そんなに流せるのか。
流せます。電源の容量が5Aくらい供給できることと、2Aという値が許容損失の規定内ならね。

結局は、それが定格範囲内であれば、なんでもありです。
PICでも同じ。

>>870
マニュアルがダウンロード可になってる。
少し読んだだけでお腹一杯。
ビデオ関係が弱いと思ったけどHSMCカードで拡張すればいいのか、納得。

幼少の頃より電子回路に強い興味を示す東京工業大学理学部 応用物理学科卒
東京大学大学院 システム量子工学専攻修了日立系のIT関連企業へ就職。大規模ネットワークの設計に携わる。
未踏ソフトウェアに採択される。それを機に退職・独立し、ナヒテックを設立する。平成16年経済産業省およびIPAにより、
「スーパークリエータ」に認定される平成18年技術士(電気電子部門)登録（文部科学省登録）

>>875,877,879
ありがとうございました。
データシートをよく読んでみます。

>>879
許容損失で決まるのか？PICの場合ポート毎に合計電流規定されてたけど。

>>883
PIC、PICうるせーな
許容損失で示されるデバイスだって他にいくらだってあるだろ？

まぁPICからマイコンやFPGAに入る人は多いので、PICが基準になるのは仕方ないだろ。
PIC16F84を例にとると、IO一本が流せる電流は最大20mAだが、ポートあたりトータルだと100mAとなっている。
ということで、PICと同じ考え方でOKかと言われれば違う。

>(1)データシートに40mAと載っていたのですが、本当にそんなに流せるものか。
データシートにウソを書く理由が分からん。
40mAと書いてるなら40mA流せるんだろう。

>たとえば、１本あたり20mAとして、100本使ったら全体で2Aになってしまうのですが、
そんなに流せるのか。

電源次第だろう、ただ、そんなに流すと当然熱が発生するので、熱設計も必要になるだろう。


>結局は、それが定格範囲内であれば、なんでもありです。
>PICでも同じ。

PICとは違います。

>>(1)データシートに40mAと載っていたのですが、本当にそんなに流せるものか。
>データシートにウソを書く理由が分からん。]

データシートがウソとか、おかしいとか言っているのではなく、
40mAという数値が大きいと(勝手に)思ったので、
自分の読み方が間違っているのかと思い、確認のための質問でした。

その40mAの意味を考えないと、数字だけじゃ何の意味もないよ。
短絡電流なのか、外部から無理やり電流引き抜いたときの壊れない限界なのか、VIH/VILを満たす範囲での限界なのか。

>>886
>自分の読み方が間違っているのかと思い、確認のための質問でした。
どのデータシートのどの部分の表記?
それがわからないと、>>886の読み方が間違っているのすどうか、判定できない。

「○○という条件なら40mAまで流せるよ」だと思う。
その条件は、

電圧が○○Vまで下がってもイイなら、○○mA流してもいいよ、ということ。
これは、PICでも同じことで、メーカーが何Vの点で定義するかだから、
Vddからの電圧低下が
・0.1Vで見ると1mAまでになるけど、
・0.5Vで見ると10mAまでOK、
・1Vで見れば40mAでもいいよ、
・1.5V落ちてもいいなら、80mAでもよし。　　という事かもしれない。
PICとアルテラで何Vで定義しているかによる。

内部の損失を○○Wまでにしてくれないと、
・熱により、内部のモジュールが機能しなくなるとか、
・熱により、ポート出力のGETが壊れてしまういか
・熱により、半導体チップ全体にに悪影響があるとか。
だから、これだけの許容損失以下に抑えてね!という事だと思う。

XILINXのFPGAを勉強する必要に迫られていて、参考書を探しています。
>>806
で似た様な質問があり、
>>813
で紹介されていた、Spartan-3A(N)スタータキット購入を考えています。
本は、Amazonで「VHDLとCPLDによるロジック設計入門」の評価が良いので、
これを考えていますが、他にお勧めはあるでしょうか？
なお、PIC, CortexM3などのマイコンCプログラムの経験があります。

CやってたならVerilogのが取っ付きやすいとおもう
いやVHDLでやりたいんだっていうなら止めないけど

20mA流してるI/Oが100本同時に動いたらどうなるかな

>>891
電源が無限に供給でき、許容損失が定格以内なら、問題はありませんが、何か?

電源が無限に供給できてもステップ状の2Aの過渡変化での電圧変動を許容値に抑えるのは難しそうだ。

>>889
・HDLによる高性能ディジタル回路設計
　　〜ソフトウェア感覚を離れてハードウェアを意識する〜　ＣＱ出版社
つい最近まで売ってたんだけど絶版になってしまった。
探せばまだあるかも。

>>894
いつか買おう買おうと思ってたのに・・
急いでググって探したらHMV Onlineで見つけて即注文してしまった

VHDL使ってる本だともう>894でFAだったのでそれ以上は見てないんだが、
Verilog使った本でまともなのが見あたらない。Verilogでのお薦めは何？

>876
Latticeは知らんがXILINXのFPGAだと最大電流指定可能なピンの本数には上限がある。全ピン指定はできない。
全ピン指定可能なようにみえたら錯覚か、まあ無さそうだけどマニュアルの記載抜けだろ。

まぁ、パワー食いそうな出力には外部にバッファを設けてやるのが安心だわな。

>>893
それを「供給できてない」と言う。

>>870
外観見た感想。
　×ピンヘッダが一つアルテラコネクタ（入手困難）になってるのかな？
　○SDRAMが2つか？
　△イーサがあるのは○だが、そのせいでアダプタ12Vになってる？
　　ボード上にスイッチングレギュレータはなさそうなので、
　　電力大きめの外付け基板は別電源必要そう。
　○リモコンなんだろ？　IRDAでもあるのか。
値段にもよるが、個人の趣味用としてはDE0かDE1の方がよさそう。

XilinxのUSBで書き込むケーブル(黒いやつ)が、最近たまにおかしいことがある。
長く使っているから買い換えようかと思うんだけど、
現行のやつって、赤いですが、何が違うんでしょうか?
赤いやつは、書き込める品種が多いとか、通信が速いとか・・・・ありますか?

赤いやつはISEの古いのだと使えません

うちも黒いのおかしくなった。
なんだかデバイスの認識が怪しくなる

タイマーでも入ってるのかｗ

おれも暑さでおかしくなりそう

もう寝よう

ISE 12.2 インスコした？

VHDLで質問なのですが、シグナルsigTestと入力SWで挙動が違いを理解できません。
１のケースであればsigTestを１にしない限りLEDは光らないのですが、
２のケースは入力をいれなくてもLEDが光ります。elseで明確にLED


1)
process ( clkSystem)
begin
　　if clkSystem'event and clkSystem = '1' then
　　　　if sigTest = '1' then
　　　　　　LED <= '1';
　　　　end if;
　　end if;
end process;
2)
process ( clkSystem)
begin
　　if clkSystem'event and clkSystem = '1' then
　　　　if SW = '1' then
　　　　　　LED <= '1';
　　　　end if;
　　end if;
end process;

途中で送信をおしてしまったorz
VHDLで質問なのですが、シグナルsigTestと入力SWで挙動が違いを理解できません。
１のケースであればsigTestを１にしない限りLEDは光らないのですが、
２のケースは入力をいれなくてもLEDが光ります。elseで明確にLED<='0'にしないと
if SW = '1' thenでなくともLED <= '1';が実行されるとどこかでみたのですが、
入力に対してシグナルや出力ののラッチはできないということですか？

1)
process ( clkSystem)
begin
　　if clkSystem'event and clkSystem = '1' then
　　　　if sigTest = '1' then
　　　　　　LED <= '1';
　　　　end if;
　　end if;
end process;
2)
process ( clkSystem)
begin
　　if clkSystem'event and clkSystem = '1' then
　　　　if SW = '1' then
　　　　　　LED <= '1';
　　　　end if;
　　end if;
end process;

>>909
リセットはどうなってるの？

>>910
process( clkSystem, reset)
begin

　　if reset = '1' then
　　　　LED <= '0';
　　else
　　　　if clkSystem'event and clkSystem = '1' then

　　 　　　　if SW = '1' then
　　 　　　　　　LED <= '1';
　　　　　　end if;

　　　　end if;
　　end if;

end process;

こんなかんじにしてみると、思う動作なのですが、例えばLEDの属性を逆にしてみて
process( clkSystem, reset)
begin

　　if reset = '1' then
　　　　LED <= '1';
　　else
　　　　if clkSystem'event and clkSystem = '1' then

　　 　　　　if SW = '1' then
　　 　　　　　　LED <= '0';
　　　　　　end if;

　　　　end if;
　　end if;

end process;

とすると、最初、リセットもかけてないのに　LED <= '1'がはしってしまいます。

>>911
回路はどうなってるの？

>>912
DE0です。LEDが１で点灯、０で消灯。
スイッチが１でON、０でOFFです。

>>913
> リセットもかけてないのに
FPGAは大丈夫なのかも知れんが、
基本的にFF(その記述だとFFが使われる)の初期値は不定だよ。
初期値'0'でも'1'でも、どっちでも有り得る。
たまたま初期値'0'になりやすい部分のFFが使われたか、
初期値'1'に転びやすいFFが使われたかの差じゃないの？
だから初期値を明確に決めたい場合はリセットで初期値を代入してやる必要がある。

High リセットなのか？
Power On リセットは入らないのか？
SWはレジスタ受けしてないのか？
とかが良くわからないな。

>>909
その書き方だけだと初期値不定なので
記述の解釈（論理合成）によっては信号の初期値を
Highと解釈されても仕方がない。

例えばISEだと初期値Lowでも、Quartusだと初期値が
Highになるといった具合に。

最終的にどうインプリメントされたか
レポートファイルなりFPGA EitorやChip Plannerで
確認してみれば分かる。

まだそんな古いこと言ってるのか

LatticeだろうがAlteraだろうが暗黙的に初期値0になるみたいだが

FPGAとマイコンを組み合わせる場合の初期化について教えてください。
電源on→マイコン用RESET待ち→RESET戻る→マイコン走り出す→
FPGAのコンフィグ終了→Done=Hになる→マイコンがそれを知る→
マイコンはFPGAのRESETピンをアクティブにして戻す→FPGAのRESET待ち(スグ)→
FPGAが「動き出したよ信号」をマイコンに言う→マイコンは、次の処理に進む。
というふうに考えているのですが、何かまずい所はあるでしょうか?

まずくないです。

done=Hになる前にリセットをアサートしたほうが良いんじゃない？

>>921
どちらでもよくない？
マイコンのIOがインストラクション実行に比べて遅いクロックで同期されてる場合等は
リセット信号が確実にアサートされるようにウェイトをいれる必要が出てくるだろうから
そこにdone待ちループを入れてしまったほうがすっきりするかもしれないけれど。

>>909
>>911
これが事実なら。

>>918
では無い石を使っているのでは？

>>909 の例だと、0を代入してる文がないから、常に1というワイヤードロジックが生成されてる気がする。
>>911 の例だと、初期値1のFFが生成されているのではないだろうか。
>>918 の言っていることは、初期値を指定しなければ暗黙的に初期値として0が用いられるということかと。
意図しない動作をする場合は生成された回路を見てみよう。

ちょっと適当に考えてみた。

両方ともreset='1'でFFの値は'0'になって、負論理の方は出力段にインバーターが入ってる、という回路では？
で、FFの初期値は'0'。正論理の出力は'0'、負論理の出力は'1'。
FFにSet/Reset両方は接続されていないFPGAってあったような記憶が。
ってV6の資料見たら、'0'、'1'どちらにもセットできるみたいだから、これも違うかな。

この話題は最近FPGAインフォメーションで見た気がする

>>886
遅レスですが。

CycloneIIIで40mAなら絶対定格。
全ピンそんなに流せるはずない。
（データシートちゃんと読めてないってことね）

ドライブ電流調整できるけどIO電圧によって変わる。
2.5VIOだと16mAまで、3.3VIOだと8mAまで。

で、隣り合う○○ピンの合計が○○mAを超えないようにって
制限があったはず。記憶では。
どのドキュメントに書いてあったかは忘れた。

初期値代入のここまでの流れを見て・・・・

FPGAにおいても、
　リセット時の初期値代入は書いておいたほうが無難。
というカビの生えた古い考えを変える必要は無いのかな？
俺は変な癖ついてAsicの時に間違うと嫌だから、どっちにせよ書くけどね。

明示的に書いておかないと、
FPGAのメーカーが違ったり、同じメーカーでも違うシリーズだったり、
同じメーカー、同じシリーズでも開発ツールのバージョンが違ったりすると
違う結果になりそうで怖い。

「この前作ったヤツは初期値なんか書かなくてもちゃんと動いたぞ！」
と、後から騒ぐよりも最初から明示できるものは明示しておいたほうが
いいと思う。

もうリセットいらねーよ、リソースの無駄だから書くなボケって、
メーカーが発表してなかった？

>>930
リセットの記述を省略した場合は、
ツールの方で非同期リセット端子を自動的にリセットに接続するだけだと思ってたが、
リソースの無駄ってことはあらかじめ非同期リセットをリセットに固定したセルが存在するのかね。
しかし、シミュレーションのこともあるし、ﾌﾞﾂﾌﾞﾂ・・・
古い考えをまだ捨てれんな俺。

リセット記述なくてもいいから
せめてシミュレーション用に
　　signal Hogehoge :std_logic := '0';
ってしておいて。
ツールによってはこれで初期値決定してくれるし。

>>932
デザインコンパイラがエラー吐くんだが、設定で消せる？
消せそうだけど。

>>932
この場合、シミュレーションでは０でもダウンロードしたら１になってることもありませんか？

934
POR機能があるので、FFやメモリの初期値は0になる。
ただし、電源投入時に電圧が単調増加する必要がある。

あくまでシミュレーション用の指定だから、
論理合成した結果、初期値1のFFになってしまう場合があるのではないか？
という意味では？

国内でsmartfusionの評価キット、売ってるところがあった。
ttp://www.chip1stop.com/UE027_M10.cfm?PID=ACTE-0001227&from=UE002

mouserの1.5倍もするが送料で相殺されるのかねぇ。

Quartus2(ver9.1)のSOPC builderが何故か立ち上がりません

---------------------------
Java Virtual Machine Launcher
---------------------------
Could not create the Java virtual machine.
---------------------------
OK
---------------------------

こういうエラーがでるんだが、解決法ご存知の方、教えてください。

JAVA VM 起動するぜ
やっぱJAVA VM起動できなかった
けどOK!!!

ってことだから、まあOKなんだろ

いやOKではない。
紛らわしくてすまん。

SOPCを起動させようとアイコンを押すと、最初のロゴだけ表示されて、
下のダイアログが表示される。仕方なくOKボタンを押すと、QUARTSに戻る。

ダイアログの
タイトルが「Java Virtual Machine Launcher」
メッセージ本体が「Could not create the Java virtual machine.」
最後に「OK」ボタン

で、SOPCのbinまでのpathには空白文字は含まれていないですよ。

quartusの中のjava VMを別途インストールしたjava VMで置き換えてみる。
Latticeのツールがうまく動かなかったときはこれでうまく動くようになった。

置き換えるって、上書きってこと？

【民主党】朝鮮学校も無償化決定

金正日を礼賛する教育に税金を投入すべきではない。税金は日本人の未来のために使うべきです。
メール、電話、嘆願書を送ってください！

文部科学省〜御意見・お問い合わせ http://www.mext.go.jp/mail/index.html
※「高等学校の実質無償化及び高校奨学金に関すること」

首相官邸〜ご意見募集　http://www.kantei.go.jp/jp/iken.html

民主党HP〜ご意見はこちらへ　https://form.dpj.or.jp/contact/

-------------------------------------------------------

朝鮮学校を無償化とする方針について、下記の理由により反対します。

１．朝鮮学校の民族教育が日本の高校に類する教育課程にあたらない

日本国憲法で規定された基本的人権の尊重、平和主義は、わが国の教育の根幹であり、また高等学校教育において
最も尊重されなければならない。しかし、朝鮮学校では金正日を絶対化した主体思想及び他国との共存を否定する
先軍主義を基本とした民族教育がなされている。この両者は決して相容れないものである。

２．検討手段の適切さを欠く

教育への助成は国費を投じての、次世代人材への投資であり、国民的合意が必要。
非公開の外部有識者のみの決定では不十分。

>>943

環境変数内のPATHの順番を入れ替えるだけでよくない？

想像だけどQuartusに内包しているjavaVMのバージョンが
Windowsのそれと一致してなくて起動しないんじゃないかなーと。

ならばAlteraフォルダのPATHを前に持ってきて優先順位を上げてやれば
正常に起動するのではないかと。たぶん。

>>945

アドバイスありがとうございます。

PATHを前のほう（Winシステム類の直後）に前進させましたが、
状態は変わりませんでした。

その後、試行錯誤した結果、
�@プロジェクトを開いた後、SOPCのアイコンを押すと、例のダイアログが出るが、
連打すると、20〜30個例のダイアログが出て、SOPCが起動する。

�A�@の現象はCPUの負荷が増えると、SOPC起動しやすくなる。
（例：NIOS　IDEを同時起動、デスクトップのデザインを視覚効果が大きいものにする、
　平行してTVキャプチャするとか）

�@から、プロジェクトの中身やWindowsの静的な設定が原因ではないような気がします。
SSDを入れたので、Windowsの実行効率にかかわる設定を変えていましたが、全て元に戻しました。

JAVA起動時のメモリ確保とかあるのでしょうか？

OSはWinXP　SP3
QUARTUSは7.2、8.1、9.1、10.0全て同じ現象でした。
（１個ずつインストール、アンインストールの繰り返し）

ティクルとジャバが喧嘩してるんじゃね？
経験したこと無いけどなｗ

ま、「なんとか」SOPCが起動するので、このまま作業することとします。
ツールの話ばかりですみませんでした。

　ツールが動かないと他のことも出来ない以上、ものすごく大事なことだから
その後の結末が分かったらちゃんと報告してね。

報告って、何か上から目線な感じだよね。

>>950
『「なんとか」起動する』って言ってるジャン

FPGAを使いたいと思っているのですが、FPGAに通信機能ってデフォルトで備わっていますでしょうか？
それともxbeeとかを接続しての通信になるのでしょうか？

備わっているといえば備わっているし、備わっていないといえば備わっていない

>>954
よければ詳しく教えていただけないでしょうか？

教わらないと使えないような機能は、たとえ備わっていても
備わっているとは言わない

調べ直してきます
すみません

>>953
速度を気にしなければ、シリアル・パラレル通信はどのFPGAでも可能。
SPIとかI2C通信はコーディングで実現可能。
SATAとかPCIeとかの高速シリアル通信はちょっと高級なFPGAなら可能。
LANに繋ぎたいならPHYが必要。
xbeeやりたいなら外付けモジュール必須。

>>958
エスパーすると、初心者の言う「デフォルト」ってのは
回路をコーディングせずにってことじゃ無いかな。
何も補足説明が無く何が分からないのかも分からないけど。

>>953
そういう意味では答えは「Ｎｏ」です。
回路作成しなきゃ通信できません。

コンフィギュレーションしなくても使えるシリアルポートがあるじゃん。
あとはお前に任せた＞なひたふ

QuartusIIを１０にバージョンアップしたら
テキストフォントが日本語選択できなくなった

Quartus10になって一気にインストーラがでかくなったな。

>>961
あ、やはりそうだよね。
１０から使い出したので、それが普通かと思ってた。
まあ、外部エディタ使っているから関係ないけど。

ISE12って、どうですか?　みなさん使ってますか?
10.0以来、リリースが早すぎて、ついて行けない。

そろそろQUARTUS 10.0を導入しようかと思うのだが、
9.1からの大きな変更点は
「日本語が使えない」
「シミュレーションをModelsimに投げるようになった」
くらいかな？

すぐには最新版を使わないと思うよ。
リビジョンが2つくらい上がったら使ってもいいけど。
戝やテドの講習に行っても、11や、下手すると10使っている

ISE12.2を使い始めましたが…
環境変数が.batで起動毎にローカル
で作成する仕様がちょと…
Synplifyとか環境変数を参照する
ツール使用時にdummyでISE立ち上げて
回避してるけど
あとパッチにインストーラが無く
上書きコピーってのもなんだかなぁ

VMWARE上で動かしたら？
速度が遅くなるのは我慢してｗ

>965
うちは何でかWindowsのスタンバイが出来なくなった(XPSP3)
仕方ないから9.2に戻した

ISEのGDGD度はますますパワーアップしているようだな

ずーっと11を使い通すということはできないだろうか。
XIlinxのツール、もうおなかいっぱい。

>>969
９．２ってあった？
SP2の事かな。

うちはCEのSDKが入らなくなった
これのせいかは判らない
でもきっとこれのせい

OSの環境変数に定義しちゃえばいいじゃん。

授業でalteraのDE2ボードを使っていろいろやって、面白かったので
自分でボードを買ってみようと思うんですがおすすめとかありますか？
DE2は高いので買えません。

DE0アカデミック価格じゃダメなの？

貧乏人のaltera使いはＤＥ０買っとけ。
学生だったらアカデミック価格で買えるからこれ以外に選択肢はないな。

>>976
>>977
ありがとうございます。
DE0を買うことにします。

DE0買ったけど、ぶっちゃけDE1のほうを買うべきだったと思ってる。
DE0とDE1は値段が5000円くらいしか違わない。
DE2以上は万単位で高くなってるけど。

教えてエロい人！！(>_<)
ISEをインスコしようとして、新規アカウントを有効にするとこまでは
うまくいって、さらにライセンスを取得しようとしてるんだけど、
「ライセンスファイルの取得」のページから「次へ」をやっても
そのまま何も起きずに進まなくなります。。。
ライセンス取得がうまくいった方いますか？
ブラウザは「Firefox3.6」と「IE8.0」両方とも駄目でした。。。

IE6なら無問題

IE8なら互換表示ボタンを押してみたらどうでしょ。

ザイリンクスのライセンス管理のページは死んでることが多いｗ

>>870
価格が発表されたね。
$595-、アカデミック$329-
EtherCATのIPコアの説明がない、CDを落としてみたけど中にもなさそうだ。

>>979
パッと見て、機能的にはSRAMが載ってるかの違いくらいかな。（FPGAは除く

age

VHDLからブロック図を描画するフリーのソフトってありますか。

QuartusII の「RTL Viewer」でTOP階層を表示するとか。

ありがとうございます。調べてみます。