【Verilog】記述言語で論理設計 Project7【VHDL】

　　　　　　　　　　　／￣￣￣￣＼
　　　　　　　　　 　（　 　　　哲　　　）
　　　　　　　　　 　 |ミ/ 　ー◎-◎-）
　　　　　　　　　　（６　 　　　(_　_)　）
　　　　　　　　　　　|/　∴ ノ　　３ ﾉ 東エレデバイスの派遣です
　　　　　　　　　　　＼＿＿___＿_ノ
　　　　　　　　　　　　ﾉ　>-─|<`ヽ､
　　　　　　　　　　　 く へ,　　 V､_,/
　　　　　　　 　　(⌒ヽ＼ノ,〉 >'､＼／⌒j　
　　　　　　　　　{　ヽ、　 ﾃ彡⌒ ⌒}　 ﾉ |　
　　　　　　　　 ｜ }　 丶 . .,,___ﾉ、ノ／{　i
　　　　　　　　　|. {　　　　　　　　　　　} |
　　　　　　　　⊆ﾆゝ　　　　　● 　　ヽﾆ⊇