【Verilog】記述言語で論理設計 Project7【VHDL】

このエントリーをはてなブックマークに追加
76774ワット発電中さん
           i::::::::/'" ̄ ̄ヾi
           |:::::::| ,,,,,_  ,,,,,,| 
           |r-==[ 。];[ 。]   
           ( ヽ  :::__)..:: }
        ,____/ヽ  ー== ; 「おまえらのやりとり見てると」
     r'"ヽ   t、   \___ ! 「ど素人というよりバカだな」
    / 、、i    ヽ__,,/
    / ヽノ  j ,   j |ヽ 
    |⌒`'、__ / / TEL/r. |
    {     ̄''ー-、,,_,ヘ^ |
    ゝ-,,,_____)--、j
    /  \__       /
    |      "'ー‐‐---''