【Verilog】記述言語で論理設計 Project7【VHDL】

　　　　　　　　　　　i::::::::/'"￣￣ヾi
　　　　　　　　　　　|:::::::|　,,,,,_　 ,,,,,,|　
　　　　　　　　　　　|r-==［　｡］;［　｡］　　　
　　　　　　　　　　　(　ヽ　　:::__)..:: }
　 　 　 　 ,＿＿__／ヽ　　ー==　; 「そんなこともしらないのか」
　　　　 r'"ヽ　　 t､　 　＼＿＿_ ! 「ケイデンス社が勝手にきめたからだよ」
　　　　/ ､､i　　　 ヽ＿＿,,/
　　　 /　ヽﾉ　　j　,　　　j　|ヽ　
　　　 |⌒`'､__ /　/　TEL/r. |
　　　 {　　　　￣''ｰ-､,,_,ﾍ＾　|
　　　　ゝ-,,,＿＿＿＿_）--､j
　　　 /　　＼__　　　　 　　/
　　 　|　 　　 　"'ｰ‐‐---''

　　　　　　　　　　　i::::::::/'"￣￣ヾi
　　　　　　　　　　　|:::::::|　,,,,,_　 ,,,,,,|　
　　　　　　　　　　　|r-==［　｡］;［　｡］　　　
　　　　　　　　　　　(　ヽ　　:::__)..:: }
　 　 　 　 ,＿＿__／ヽ　　ー==　; 「ひでー記述ばかりだな」
　　　　 r'"ヽ　　 t､　 　＼＿＿_ ! 「ＴＥＤなら新人でももっとましだぞ」
　　　　/ ､､i　　　 ヽ＿＿,,/
　　　 /　ヽﾉ　　j　,　　　j　|ヽ　
　　　 |⌒`'､__ /　/　TEL/r. |
　　　 {　　　　￣''ｰ-､,,_,ﾍ＾　|
　　　　ゝ-,,,＿＿＿＿_）--､j
　　　 /　　＼__　　　　 　　/
　　 　|　 　　 　"'ｰ‐‐---''