【Verilog】デジアナ混在記述でLSI設計【AMS】

コンデンサや抵抗はともかく、
オペアンプやトランジスタ・ダイオードなんかの非線形特性を持つものを
SPICEと比べたとき、現状のライブラリの充実度
（同じトランジスタでもモノによって特性が違うから、個別に必要になると思うが）
はどうなの？
SPICEも、オペアンプなんかで細かい特性（バラツキとかでなく）を見ていくと、
忠実さに欠ける面があるわけだが・・・

ＳＰＩＣＥ情報はＦ通のある子会社さんがたくさんもっている。
この会社だけは正確にアナログシミュレーションができるらしい。
もちろん企業秘密だから公開はしてくれないでど。
ショルダーケースに数十億円入れて交渉すれば教えてくれるかな。
いやー、社の命だから数千億でも無理かもね。

Verilogで採用できるオペアンプやトランジスタなんかは、
そもそもどれくらい種類があるんだろう？

同一プロセスで造れると言うことで、オペアンプなんかもC-MOS化が
進んでるけど、記述で回路設計するとなると、伝達関数を与えると
回路が出来上がるのかな？
ちょっと心配・・・ｗ

>23
認識が間違っている気がする。
verilog-amsで特性書いたら、かってにそれが回路になる
なんてことはまだ当分（永久に？）は無理じゃないかな
veilog-amsはビヘービアシミュレーション用。
あと、spiceで回路simやるときに、テストパタン作ったりsim結果の後処理なんかを簡単に済ませたいときに使う

アナログ合成、今はむりだね。
アナログ回路をプログラムで書くなんて提案しがらバカ者かいかれ野郎扱いだよ。
今はシミュレーションだけだから。

デジタルも大昔はVerilog-HDLで設計なんてありえなかった。元々はシミュレーション言語だから。
ロジック回路をプログラム言語で書くなんて提案したらバカ者かいかれ野郎扱いだっただろう。
まだＰＣ９０８１シリーズがあった頃の時代さ。

そんな時代にシノプシス社がシミュレーション用言語Verilog-HDLから回路を生成する
論理合成ツールを開発してロジック業界は大革命、とりこのこされた技術者も多数いる。
設計は楽で早くて確実なVerilog-HDLによる共通言語自動設計になったんだよ。
ふと気がつけばデジタルはVerilog-HDLによるＲＴＬ設計があたりまえ。
Ｆ通もＮＥＣもＩＭＢもインテルもＳＯＮＹのその他全てで同じ言葉でのやりとりになった。

同じ事がアナログでおきるんじゃないかな、十年後の話だけど。
またシノプシス社がアナログ合成ツールだして独占体制になるきがする。

１０ヵ年計画でゲートで１０００万くんだって絶対にうごかないよ。人間はミスがあるから。
ＲＴＬなら一週間で動くし。アナログもビヘイビアになるよきっと。
アナログの大規模一発で動く時代（動かさなければならない）はすぐそこ。やな時代だな。

速度遅くていいなら（〜数十MHz？）
アナログ合成、今でもやろうとしてるところはある。

ちなみに、フリーのverilog-amsコンパイラ
http://mot-adms.sourceforge.net/
使ったことないけど

analog合成
夢ひろがりまくりんぐ

夢を実現するのは？
やっぱりシノプシスだろうな。アナログコンパイラ。
取り残されるアナログ技術者が多発の予感。

ac_shell>read -f analog amp.vams

ところで VHDL-AMS はここで話題にしてもいいのかな？
別スレある？

http://www.dolphin.fr/medal/smash/smash_overview.php
これ使ったことある人いる？

>>31
DesignWave の記事のサンプルだけ動かしてみた。
小さい回路なら評価版でも動くみたい。
でも今のバージョンはVerilogAMSサポートしてるんだっけ？

アナログコンパイラ早くでないかな。
頑張れ世界のシノプシス！
５年以内にでるよかん。
まもなくアナログも回路図不要になるよ。

アナログ合成、実現するとすれば離散時間方式（スイッチドキャパシタ）かな。
すでに、FPAAとかできつつある。
というか技術的には今でも可能だと思う。問題は速度とノイズか。
クロック1GHzとして数10MHz以下くらいのアナログ回路ならなんとか使えるか。

アナログは速くて１ＭＨｚだから問題ない

アナログ回路で動作するコンパイラのことかと思った

>>28
その夢、崩れまくりんぐｗ

library IEEE;
use IEEE.math real.all;
library IEEE proposed;
use IEEE proposed.electrical systems.all;
entity diode is
generic (r on : real := 1.0e-3 ;
r o : real := 1.0e5 );
port (terminal a,c :electrical);
end;

architecture behav of diode is
quantity vd across id through a to c;
quantity r : real ;
begin
if vd'above(0.00) use
r == r on;
else
r == r o;
end use;
vd == r*id;
end architecture behav;

low niseな世界のアナログ屋さんにはまだまだ遠い世界ですね。

>>38
Verilogで書いてくれればレスつけられるのになぁぁ。

http://techon.nikkeibp.co.jp/article/NEWS/20071106/141915/?ST=carele
米Ansoft，ドイツ自動車工業会作成のVHDL-AMSモデルの配布を開始

そもそもデジアナ混在検証が広く使われているか疑問なのですが、
Verilog-AMS と VHDL-AMS どちらがユーザー多いのでしょうか？

欧州では車載分野で VHDL-AMS の利用に積極的だと聞きます。
>31
これも確かフランス製だし。

どなたかデジアナ混在検証の状況を解説してくれませせんか？

>>41

BMAS のアーカイブの下のほうに
ttp://www.bmas-conf.org/2007/index.html
'Worst-Case Modeling and Simulation of an Automotive Throttle in VHDL-AMS'
なんてのがあるのでぼちぼち進んでいるんでしょうか。
私は半導体系でし関わった事がないので、ようわかりませんが。

AMS 関係のポインタを二つほど。
ttp://www.eda.org/vhdl-ams/
ttp://www.eda.org/verilog-ams/
ttp://www.bmas-conf.org/
ttp://www.designers-guide.org/VerilogAMS/

私個人の印象でしかないけど（半導体周り）、
日本では回路屋さんが書かない、読まないのでなかなか進みませんね。
EDA 部署がサンプル作って渡すけど、いまいち普及が進まないという。
最近の新卒ではいる子は、Matlab 含め多少なりとも触ってきているので状況は変わっていますが、
北米に比べればいろんな意味でまだまだねすね（欧州は知らん）。
向こうじゃ５０過ぎのアナログ関連エンジニアが Behavior Model 書いていたりするし。

>>42
ポインタthx

ずいぶん下の方にあって気がつかなかった。。。
これも皆関心のないせいかorz

>>31 の SMASH は制限はあるもののVerilog-AMSも使えるようなので、
シコシコいじってみます。

よいスレ保守

Singular matrixのエラーで困っています
これってどういうときに出るものなのですか？

アナログは論理合成が出来ないからつかえない。
おまえらのモデルは本当に実機と同じ動きをするのか？

LSIの寄生現象ハウリングをモデルとして実装したいのだけど、
どうすれば良いでしょうか？　教えて下さい。

ハウリングがなんなのか分からない人は、この写真を見てから考えれば
閃きます。
http://digitallife.jp.msn.com/feature/0803photocontest/photo/046.htm

都合がいいモデルです。
電源供給しなくても動くヨ。

実機でも電源供給なしで動くといいな。
永久機関の発明でノーベル賞だね。
Ｈレベルの時に電流を取り出せばいい。
シミュレーションでは完璧なんだけど
問題は実機で動くかどうかなんだ。

アナログの論理合成ツール出した会社は独占で世界一になる

シノプシス
ケイデンス
富士通
日本電気
サムスン
マイクロソフト
この辺りが出しそうなきがするがどう？
最初に出したものが勝ち。それが業界標準になるから。

どこが最初かな？最初に出したところが急成長、世界の覇者、利益一兆円いくぞ。

デジタルは１０年前にシノプシスに軍配があがったが、
後追いケイデンスは貧弱すぎだし、名前もコロコロ変えるし。

多分シノプシスだな。５年後でにはでるさ、
デジタルだって合成ツールでた時は大騒ぎ、

ついていけない、デジタルエンジニアが沢山氏んだらしい。

これってデジタルのシミュレーターにSPICEがついただけでしょ。

これってVerilog/VHDLのシミュレーターとSPICEが統合されたもの？
それ以上でも以下でもないよね？
まぁ統合されてメリットは山のようにあるだろうけど。

L C R FET ダイオード　とか素子を規格化すれば可能
デジタルでいうGTECHのアナログ版をつくればいい
だから最初に出す事に意味がるんだよね。
それが標準GTECHになるから。

こんどはＮＥＣがだすんじゃねぇー。
OpenCadのアナログ版

デジタルは論理合成ツールの誕生で多くのエンジニアが氏んだ。
複雑な回路は自動設計、なんだかんだで実機で動きますから。
次はアナログの番なわけだが。スパイスモデルが実体化する日はちかいぞ。
また、パニックで血をみるわけだが。富士通あきるのに期待します。

アナログ（リニア回路）の自動合成は、まだまだ難しいでしょう。
僕は、オペアンプ数個で商売になった頃からアナログICを設計してましたが、追われ
るように、バイポーラ→　BiCMOS→　CMOSと変遷してきました。記述言語は10年ぐらい
前からspectreHDLを使っていました。最近は、アナログICといっても、ミクッスドシグナル
なのでデジタル部分の設計が多くて、MATLAB、verilogA、verilogHDL、spectreRFを使わ
ないと設計できなくなりました。今流行っているのは協調Simです。

そもそも、デジタルで論理合成が広まる要因になったのは、回路規模が大きくなった
ことと、同期回路設計が認知されたためです。アナログ（リニア回路）の場合は、大きな
回路規模（素子数）を作ることはありません。1990年代のSCFがピークでしょう。
現在主流の0.18uや90nになると、リニア回路のシュリンクがうまくいかないため、我々
はリニア回路をあきらめて、なるべくアナログ（連続信号）を離散処理（デジタル信号処理）
する方向へ移行しています。ちなみに、デジタルフィルタなどの回路は、半自動で回路を
生成することができます。

もし、現状レベルでリニア回路を仮に合成できるツールがあっても、使いにくいでしょう。
リニア回路の自動レイアウトですら満足に使えない。例えば、NeoCellとかの半自動レイ
アウトツールがあるが、与えるプロパティが多くて、自分でレイアウトするとき以外は、使う
気にはなれない。つまり、リニア回路合成に必要な情報を与えるには、シンプルな回路で
あっても、消費電流、面積、相対比、ばらつき、温特、ノイズなどのファクタに対して、膨大
なプロパティを与える必要がある。でも、何年かしたらすごいツールができているかも．．．

>>56
２０年前はデジタルも同じだった。
Verilog-HDLはシミュレーション言語、ま、まさか、論理合成で回路が発生するとは。
でも、そのなごりで、非同期ＦＦを厳密に記述できずにシノプシスコメントを追加するよね。

スパイスがＧＴＥＣＨアナログ版になる。ノイズはデジタルでいうバラツキで扱われて、

analog_shell
ac_shell> read -f va circuit.vams

こんな感じ、じゃあないかな。

デジタルのビット数がドンドン増えるから､デジタルでアナログの振る舞いができる。
でアナログ回路は端のＡＤとＤＡとパワーＭＯＳとコイルとコンデンサだけになる可能性が大なわけだが。

そこだけアナログ合成できればいい。１０年後はこうだね。

柳専用スレッド5
http://etc7.2ch.net/test/read.cgi/bobby/1213010766/
　　∧ ∧
　　(,,ﾟДﾟ)　 ／￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣￣
　　/　　|＜　2ちゃんねるでも五本の指に入るあの有名コテハン「柳」にリアルタイムで会える！
　 （,,＿/　│ 今が大チャンス寄ってらっしゃい見てらっしゃい。背骨を抜いたら立ってられへん！
／ 　　　　　＼＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿＿
よ〜しよしよし
よしよしよしよ〜し
かわいいかわいい
　　　∧ ∧ ←柳
　　（　・∀・）
Ｏ　⌒ヘ⌒Ｏフ　))
（ 　　（ 　´ω｀） ←ひろゆき
　しー し─ Ｊ　

特に馬鹿なコテハン大歓迎！例：ストライク ◆Nmg4.G.OXY

SystemC のアナログ混載の拡張が発表してますよ
http://techon.nikkeibp.co.jp/article/NEWS/20080620/153594/

マルハンジャパン銀行　　　パチンコ業界と警察　　パチンコ業界と警察　　
池田犬作AＡ荒らしの解説　　北朝鮮に送金　　パチ屋の売り上げ１割が偽札だった 　　　
http://money6.2ch.net/test/read.cgi/pachij/1209949043

池田犬作AＡ荒らしにより○○○マルハンパチンコタワーパート１３○○○2008/05/04〜05/21(水)は、たった18日間で512k超えで終了
http://money6.2ch.net/test/read.cgi/pachij/1209868638/601-700
池田犬作AＡ荒らしにより○○○マルハンパチンコタワー渋谷パート１２○○○は、たった12日で終了
http://money6.2ch.net/test/read.cgi/pachij/1208790114

内部告発文書？
↓
マルハン王国の闇
http://jbbs.livedoor.jp/bbs/read.cgi/game/1733/1086581896/3-8

アナログICもSoC化を狙ってか、C-MOS化が進んでる。
でも、C-MOSは雑音が大きいなどの不可避とも思える問題がある。

あと、アナログICは、その製法自体にもノウハウがある。
高度なアナログICになればなるほど、ノウハウのオンパレードになる。
結果としてSoCにアナログを取り込もうとすると、
まず、デジタルだけを作る。アナログ箇所はマスキングしておく
デジタル回路が全部出来上がったら、デジタル回路をマスクしてアナログ回路を作りこむ。
そうして配線層を形成して出来上がり。

だが、これだとアナログICとデジタルICとに分けたほうが、低価格で出来る。
だから、不可能ではないがほとんど使われない。
また高度なアナログICを作るメーカーは、ノウハウが生命線だから門外不出にしてる。
だから、TSMCなんかで生産されることは無い。
論理合成以前に、アナログ回路の取り込みには、こうした問題が山積してる。

>>56
>ミクッスドシグナルなのでデジタル部分の設計が多くて、
MATLAB、verilogA、verilogHDL、spectreRFを使わないと
設計できなくなりました。今流行っているのは協調Simです。

協調Simは、シミュレーション時間が多くかかるのでMatlabで詳細にSimしてから
各機能ブロックの必要十分条件（仕様）を求め、機能ブロックをverilogA、verilogHDL、
spectreRFで設計しブロック間の信号を結果に出し、Matlabの結果と照らし合わす。
確実に動くようにする為には、回路規模が大きくなり過ぎる嫌いがあり、コスト的に
見合わないことが多々あるのが現場であり、コスト見合いの規模にする戦いになる。
結局は、Matlabの機能設計までやり直し、最初とは全然違った物になってしまう。

日経マイクロデバイス2008年6月号
アナログのEDAって、まだこんなレベルです。

なんて素晴らしいスレなんだ
ミックスドシグナルのシミュレーションはどれが一番いいんだ？
自分はVerilog-AMS,NanoSim,SystemC-AMSぐらいしか知らんが・・・

でアナログの論理合成はまだできないの、富士通あきる野がだすんだろ

で、松屋の牛丼はおいしいか否かについて語ろう

で、>65がアナログ論理合成したい回路ってどんなのがあるの？

ＰＬＬを合成したい

ＰＬＬ位相同期化技術

フロイド　Ｍ．ガードナー著　加沼　安喜良訳
2009年2月　産業図書　規大判　385頁
価格：5,670円（税込　
ISBN：9784782855515

合成するほどのものでもw