【Verilog】記述言語で論理設計 Project5【VHDL】