【Verilog】記述言語で論理設計 Project5【VHDL】

このエントリーをはてなブックマークに追加
312 ：774ワット発電中さん：
なんだか、俺も「ワーニング」を使った方が無難な気がしてきたｗｗｗ
313 ：774ワット発電中さん：2007/09/17(月) 16:18:41 ID:Nz4+b2g6
晒し上げ君、スレたてたよｗｗｗ