回路シミュレーション part 3
コウモリ受信機
ttp://homepage3.nifty.com/jh5esm/homebrew/bd4066_j.html
U1の発振回路で、74HC04 (2個)の入力信号が立下りH->L, 立ち上がり L->H のタイミングが
500nS以内になり、HC04の貫通電流が問題にはならいことを
Trモデルで確認したいのですが、どうすればいいですか？
ttp://homepage3.nifty.com/jh5esm/homebrew/bd4066_j.html
U1の発振回路で、74HC04 (2個)の入力信号が立下りH->L, 立ち上がり L->H のタイミングが
500nS以内になり、HC04の貫通電流が問題にはならいことを
Trモデルで確認したいのですが、どうすればいいですか？
|
|
|
682 ：774ワット発電中さん：2008/07/21(月) 02:49:22 ID:ndK5hwMc
ＦＥＴをＴＲでってのは無理
683 ：774ワット発電中さん：2008/07/21(月) 07:48:36 ID:vpdd9pDA
>>682
Trモデルと書いたのはそういう意味ではなく、
Trは電界効果トランジスタでTrの範疇です。
ロジックICのモデルではアナログ回路としてのSimが失敗するので
アナログ回路モデル（Trモデル）でSimしたいという意味です。
そのためのロジックICのTrモデルはLTspliceやPSpiceには標準では入ってないのです。
Trモデルと書いたのはそういう意味ではなく、
Trは電界効果トランジスタでTrの範疇です。
ロジックICのモデルではアナログ回路としてのSimが失敗するので
アナログ回路モデル（Trモデル）でSimしたいという意味です。
そのためのロジックICのTrモデルはLTspliceやPSpiceには標準では入ってないのです。
684 ：774ワット発電中さん：2008/07/21(月) 08:01:18 ID:BMBHfdMs
データシートを見て内部回路のモデルを作れば良いんじゃないの？
685 ：774ワット発電中さん：2008/07/21(月) 08:57:41 ID:vpdd9pDA
>>684
その方法ではTr(FET)のパラメータが不明で正しい動きにならない問題が出ます。
その方法ではTr(FET)のパラメータが不明で正しい動きにならない問題が出ます。
686 ：774ワット発電中さん：2008/07/21(月) 09:56:07 ID:vpdd9pDA
>>681
結果が出ました。
ttp://aikofan.dee.cc/aikoup1/src/f0950.jpg
コウモリ受信機のOSC初段HC04の入力側INの信号に
問題があります。
・立ち上がりL->H, 立下りH->Lに少なくとも5000nS以上の
時間がかかっており、HC04規格の500nS以内を大きく上回り、
同ICに大きな規定時間以上貫通電流が流れていると予想されます。
・同じくIN端子にアンダーシュート、オーバーシュートがありラッチアップの
危険があります。
結果が出ました。
ttp://aikofan.dee.cc/aikoup1/src/f0950.jpg
コウモリ受信機のOSC初段HC04の入力側INの信号に
問題があります。
・立ち上がりL->H, 立下りH->Lに少なくとも5000nS以上の
時間がかかっており、HC04規格の500nS以内を大きく上回り、
同ICに大きな規定時間以上貫通電流が流れていると予想されます。
・同じくIN端子にアンダーシュート、オーバーシュートがありラッチアップの
危険があります。
687 ：774ワット発電中さん：2008/07/21(月) 14:55:01 ID:vpdd9pDA
>>686
アンダーシュート オーバーシュート対策保護ダイオードを付加。
ttp://aikofan.dee.cc/aikoup1/src/f0951.jpg
CMOS ICのHC04の貫通電流は1〜1.3mA程度で、
HC04の波形立ち上がり立下り制限時間500nSは
満たせていないものの、実用上問題なさそうである。
アンダーシュート オーバーシュート対策保護ダイオードを付加。
ttp://aikofan.dee.cc/aikoup1/src/f0951.jpg
CMOS ICのHC04の貫通電流は1〜1.3mA程度で、
HC04の波形立ち上がり立下り制限時間500nSは
満たせていないものの、実用上問題なさそうである。