マニアックな受信機自作スレ

で大量虐殺したわけか。

大量虐殺。それは人類の見果てぬ夢。

殺したり殺されたりしようじゃないか

人間て、本当に虐殺が好きだよな。年がら年中そんなことばっかやってるし。
俺は人間に生まれなくて本当に良かったよ。

あぼーん

http://www.cqpub.co.jp/cqham/cq.htm
http://zao.jp/radio/

ここの住人かい？

>>938

CQ誌の基板でｿﾌﾄｳｪｱﾗｼﾞｵを組んだ香具師
は、居るのかのぅ。

今日、4急死買ってきた。帰ったら作ってみますよ。
実は帯域がもっと欲しくてUSBでも作っているんだけどね。

これっていまいち良くわからないんだけど、
ハムバンド専用？

局発次第

>>941
記事を良く読めナ

>>受信周波数は局発の4分の1(1/4)

記事では局発が28MHzだから7MHzダ
受信帯域はサウンドカード(オンボード含む)の量子化周波数に依存する

SD8901が入手できないのでQs3126でやってみたがAC86からのノイズ？が多くて
やってられないよ。何かいい方法？臭み消し”ないかい？或いはSD8901どこかの
八百屋で売っているか教えて？

age
AC86からノイズなんて聞いたことないけどねえ。

皆さん、SDRのソフトは何を使っていますか？
まともにDLできたのSDRadioしかなんだよ、もっと良いの欲しいな。

CD Player DAC用のオーバサンプリングデジタルフィルター(IC)の特性がすばらしい、
音も良いと思うのでDC受信機などのフィルターに使えないだろうか。
たとえばカットオフ3KHZだとサンプリングを6.3KHzぐらいで与えると思うけど
その信号にするADC前に同等のフィルタか、ダウンサンプルするならデシメーションフィルタがいるなら、
たいして変わらん気もするけど、詳しい人いる？

芸能人H中画像
http://www.google.co.jp/search?hl=ja&q=%E8%8A%B8%E8%83%BD%E4%BA%BAH%E4%B8%AD%E7%94%BB%E5%83%8F+uppics&lr=

なにがしたいのかいまいちわからんのだけど。
DAC用のオーバーサンプリング・フィルタは外に
取り出せないよ。

シリアルで出てくる、もちろんその後にDAC付けてスピーカへ。
シリアルPCMを吐けるADCがあれば簡単、どんなのが手に入り易いでしょう？
コーデックしかないのかな。

ディジフィルなんてFPGAで簡単に作れるだろうが。
仮に512タップとかだとしても、マッチトフィルタのように1クロックで全演算する必要もない。
ステートマシンにして、複数クロックで演算するようにすれば何も問題ないだろ。
なんでわざわざCD プレイヤから引っ張ってこにゃならんのだ。

ICがあるので使ってみたい。
CPLDでやると、電流どれくらい食う？
電池で使う受信機には無理だろね。
なるべく特別なソフトやハード(DSP)などを使わずに
ウエーバー方式の受信機を低消費電流で、作りたいのです。

FPGAの間違い。どちらも自分では使った事がないので。
ウエーバーだとAD後、位相器が簡単でサンプルレートも比較的低い所で
ミキサーとフィルターを作れば良く、ATmega位でもなんとかなるかな
などと考えてます。
もしうまく行けばQRP(ポータブル)リグも同じ発想でできればと。

ディジタル変調波用の受信機ってこと？
それとも、アナログ変調用の受信機で、処理をディジタル処理したいってことなのかな？
FMディジタル受信機とか?
前者だとオーバーサンプリングにRRCのフィルタ係数使ってるから音声用フィルタなんか使えない。
あと、CDの音質重視してるやつならFIRだと思うが、通信用には位相特製の問題でIIRは使わない。
後者はやったことないので不明だけど、電池で使うのがメインならそんなところで
消費電力多くするのは設計としては ??? その音声フィルタの消費電流どれぐらい？
ディジタル変復調でも広帯域の場合はアナログフィルタ使うんだけんどな。
アナログ波でわざわざ、ディジフィル使う意味なんてないんじゃないの？
なんかメリットあるの？

>ICがあるので使ってみたい。
スペックかメーカと型番教えてよ。
あと、考えてるブロックダイヤグラム書けない？
アンテナ→トップアンプ→BPF→ミキサ1→LPF1→ミキサ2→LPF2→
みたいな。

データシートも見てないような釣につきあってどーすんのよ >954
FPGAをデータシート無しに使おうってか…。

なんかこっちが思いつかんような斬新なアイデア持ってるかもしれんしな。
送信機にしろ受信機にしろ構成はワンパターンなんで俺の頭が凝り固まってるかもしれんし。

失礼だけどたしかに少し固いね、DC受信機と最初に書いてる。
用途は、AM,SSB,CW,etc 用で、フェージングかウエーバー復調方式。
復調フィルターを可変カットオフにしてできれば各変調モード対応に。

フィールドでの使用を考え、ザックに入れて楽に運べる太陽電池(<B5大)
で充電できる単三電池数本で最低1日は持つ消費電流(<0.1A)程度にしたい。

455IFにCFを入れ、アナログ復調+8次ローパスSCFなんかが無難なんだけど、
CMOSで小食の適当なICで復調をデジタルにできればなぁと。

フロントはDCだとすっきりするけど、問題もあるのでとりあえず、
上で書いてくれたブロック構成の出力を10KHz位かベースバンドにして
AD後、デジタルミキサをAVRなどの小電流のMCUでやって
決まった処理のFIR部分は既成のICにして楽に構成できないかと。

頭が固いってのは失礼を越してるだろ。はじめからきちんと説明しろよ。
自分がまっさらの状態で >>946 を読んで答えられるか？

それから情報を取ろうとばかりするなよ。ICの型番とか、そのICがフィルタ
出力として出す信号のフォーマットくらい提示したらどうだ。

で、その内容からすると、要するにデシメーションか、DACのポストフィルタが
ほしいんだろ。だったら、オーディオ・コーデックを低域で動かしたほうがいい。
TIのPCM3002とか、探せばいくらでもその手の製品は有る。軽いプリフィルタ
だけつけてやれば、帯域外はきっちり削ってくれる。特性は文句なし。ADC/DACを
タンデム接続すれば出力に広域成分はなくなるから低価格マイコンのADCの
アンチエイリアス・フィルタにすることはできる。

説明をはしょり過ぎていました申し訳無い。

有難うございます、アンチエイリアス・フィルタとしては好適ですね。

ウェーバー方式ではミキサのキャリア漏れが音声帯域の中心で耳障りになる
などがあるので、フィルタ,ミキサまで経路をデジタルに含めるとすると、
数十KHzサンプリングに対してカットオフをずっと低くたとえば1.5KHzなどに
設定する必要がありますが、
コーデックDAC部のインターポーレションフィルタはカットオフ係数は固定？
だと思うので具合がわるい。
係数を設定できるフィルタがあればと。
もしそんなICがあってそれで複素フィルタも作れるなら煩雑なウェーバー方式より
複素フィルタ方式のほうがすっきりしているんですが。

IFを一旦ベースバンドにしてしまうと、それに使うアナログミキサのドリフトに
起因するサイドバンド合成誤差が避けられなくなるので、
フェージング/複素フィルタ方式はサイドバンドサプレッションが厳しいし、
一方、帯域外サイドバンドがフィルタ切れるウェーバー方式では
上記の様にベースバンドにするのはまずいというジレンマがなんとも皮肉。
SSBをデジタルで性能を出すにはどうしても力技になりそうですね。

まだとても知識が足りません。
FPGAでこんなことをやるにはどんな型番のものでしょうか、データシートを
読みたいです。

>>958
まあ。
頭が固いと言われて別に怒ってないんで。当たってるし。
DC受信機を見落としてたよ。

>>959
ディジフィルをAAFに使う？ってのがも一つよくわからんですが？
AAFってのはサンプリング前の処理なんですがね。
やっぱり考えてるブロック図をどっかにアップしてもらうのがいいかと。
国語が苦手なんで画で描いてもらえませんか。

アイデアがある訳じゃないんですが、前記用途を実現する方法を
方式を限定せずに考えてみたいのです。
材料はフェージング,複素フィルタ,ウエーバー　各方式。
省電力の観点からはアナログがやり易いでしょうがあまり面白くないのと、
サイドバンドサプレッションやフィルタの切れがぱっとしない。
かといってデジタルのFPGA,DSPなどの力まかせでやるなら当たり前の上、
電池でQRPにしにくい。

色々な方式を見直し、既存ICの利用や組み合わせなどをうまく選び
欠点をカバーし妥当な構成を模索しようという所です。
だから可能の良い方向へ話の中心がコロコロ移って行きますw

ウエーバー方式ブロック図
http://radio.s56.xrea.com/radio/src/radio1251.bmp
複素フィルタ方式ブロック図
http://radio.s56.xrea.com/radio/src/radio1252.png
フェージング方式ブロック図
http://radio.s56.xrea.com/radio/src/radio1253.bmp

ウエーバー方式で1.5KHzフィルタのみコーデックを利用する事をすぐに
思いつきますが、そうするとそこでDCカットしなければならないと思うので

1: 復調時1.5KHzにディップができる。音質が劣化するかもしれない。
2: キャリヤ漏れをシビアに低滅するする必要がある。

などの問題があります、これはSCFでもDC結合できなければ同じです。
また前後どちらのミキサから1.5KHzが漏れているのかわかりずらい。

二組のPQミキサをデジタル化すれば問題なくなるのですが
IFを一旦8KHz位まで低い所に変換しても
中間のデジタルフィルタまでAVRでは無理でしょうし、
455KHzのままでやるにはDSPの高速なパワーが要ります。
DCにはとてもできなくなってしまうというのもありますね。

アナログで1: 2: を解決するか、
サンプリングと別にカットオフが自由になるデジタルフィルタがあれば
かなりスマートになるのですが。

または高精度の複素フィルタが省電力で作れれば、
すべての点で複素フィルタ方式が一番魅力的。

そのブロック図って変調側じゃねーの？
フェージング方式なんてのがあるんだ。
復調ということなら変調側に合わせて-π/2シフトさせて、
乗算&加算ではないの？一種の遅延検波+合成なのかな？
ところで、入力信号を直接π/2だけ位相シフトってどうやるの？

>>960
ディジタル・フィルタをAAFに使うことはできないよ。それはまったく960の言うとおり。
ただ、ΣΔADC/DACをペアにしてAAFっぽく使うことはできる。ΣΔADCはサンプル
周波数よりかなり高い周波数を入れてもエイリアスを出さないので、頭で軽くフィルタを
かければいい。俺だったらこんなことしないでΣΔADCの後ろにFPGAかDSPをおく。
>>959 はマイコンで信号処理を行いたかったようだから、普通のオーディオ・コーデックは
インターフェースは取れないだろ。だから、こんな面倒な話になったんだと思う。

>>959
いろいろ考えてやってみるのは悪くないと思うよ。面白い結果が出たらカキコしてくれ。
ただ、その絵は他所のパクリだろ。なぜ元ネタのリンクを張らないんだよ。そうすれば
ほかの連中だって参考にできるだろ。

FPGAでフィルタを設計する場合は、「実践ディジタル・フィルタ設計入門」が参考になる。
実際に使うチップはAltera CycloneかXilinxのSpartanの一番安い奴で十分だろう。

AVRにこだわっているけど、ADCは同時サンプルできるのか？できないなら結局
インターポレーターが必要になるぞ。

>962
下二つは変調側、復調は左右を読み替えてください。
酔漢さんの所です、検索して読んでください。

>963
2chから直接リンク張るのは慎重にしようと。
ΣΔADC/DACってカットオフ甘いかと思ってました、適当な型番を。


軽いAAFのADCならなんでもいいんです、
要はエレガントに省電流でやれればいい。
どうもベースバンドに落とすミキサの PQゲイン/位相の精度が肝かと、
ベースバンドに落とさない内にデジタルにすれば
デジタルミキサが使えるので精度はbit幅次第。
この辺の意見も交換したいんですが。
それに使えそうな FPGA, DSP, ADC/DAC,FIL は分からないのでIC名の例教えてください。

>963
AVRのADCは同時サンプルできません、デシメーターも無いので外に持った方がいいかと。

電池を前提にしなければ、
キャリア周波数が短波ぐらいなら、トップアンプ以降を全てディジタル処理するのが精度的には一番確実。
こんな無茶でも不可能な時代じゃなくなった。おもいっきり無駄だけど。
電池を前提にするなら、
ディジタル部位をできるだけ低いクロックで動作させるのが基本。
因みに消費電流は動作クロックに比例する。
まぁ、どこからディジタル処理するかなんだが、
ネットで君の悩みを親身に聞く香具師なんてほとんどいないんだし、
ブロック図ちゃんと書いてからにしてくんない？>>961で3方式のブロック図挙げてるけど、
こういうのはアナログ処理を前提とするからいろんな方式がてくるわけで、上で挙げたようなキャリアまで含めた
ディジタル処理なんて言い出すと原理式どおりに計算するだけで復調できる。計算のはしょり方とか、ディジタル回路
としての構成(パイプライン入れるとか)ではいろいろあるだろうけどな。
君が考えてるDC受信機ということならミキサ1発なんだからその直後しかないんじゃないのか？SSBみたいに狭帯域で、
ミキサ1発でベースバンドまで落とすのが困難ならIF出力までをアナログ処理した後ADするしかないよな。
その場合、ディジタル回路の消費電流はベースバンドでADする場合と比べて、最低でも、
IF周波数/ベースバンド周波数倍だけ食ってしまうことは念頭に置いといた方がいいよ。
こんなのがエレガントな設計なのか？
いずれにせよ、ブロック図でA/Dの位置をわかりやすく書いてくれ。ごちゃごちゃ書かれてもよくわからんのだわ。

いまさらなんだが、君がやりたいのはあらたな変調方式の提案じゃなく、既存のアナログ変調波用の復調だよな？

AD位置はもっとも有利な位置を議論したかったのです。
対象はアナログの振幅系各変調方式です。

一応のウエーバー案
RF→Conv→CF→455IF→BM1⇒AD⇒DMF⇒BM2⇒＋→OSF→DAC→audio

CF : BW≒10KHz
BM1: p,q 455KHzキャリア　　　　out= 0±5KHz
⇒ : p,q 2相経路
AD : 12KHz位でサンプリング
FIL: 1/4デシメーションフィルタ fc= 1.2KHz
BM2: 1.5KHz p,q キャリア
＋ : suming　　　　　　　　　　　
OSF: x4 oversump filter
DAC: 軽くポストフィルタ要　　　 out= 300〜2700Hz

DMFって
まさか
Digital Mached Fileter
じゃないよね

>953,>958,>960,>963,>966
のレスのいくつかのキーワードに触発されてイメージが広がっています。
12MHz程度のAVR(Idd≒7mA)1個でsumまでなんとかなりそうな気が。
3Kサンプルの信号を、FIR 20-30タップで2chやれば良いので、
タップ当たり50〜60クロック使える見当。
高調波のエイリアス(IF±1.5KHz〜±5KHz)をうまくかわすところが山かと。
外付けΣΔADCを使わずにすむかも！
おまけにクロック余らせてDAまでPWMでやってスマートにしたいです。
(mega88買い過ぎてしまったと言うのも・・・)
そこまで巧く逝ったらお礼に焼いたmega送りますよ、
16bitFIRのやり方等これから勉強なので、数ヶ月先(笑)ですが。
だれか教えてください。

>>968
DMF=FIL: 1/4デシメーションフィルタ fc= 1.2KHz です。ｽﾏｿ

OSF=インターポーレーションフィルタを意味します。
これはDMFがあるので要らないかも(だといいんだけど)。

AM/FMラジオ受信機能を15mm2で実現、Silicon社のラジオレシーバIC

米Silicon Laboratories社は、外形寸法が3mm×3mmの20端子QFNパッケージに収めた
AM/FMラジオレシーバIC「Si473x」ファミリを開発、2007年3月からサンプル出荷を始める。
MP3プレーヤや携帯電話機など小型携帯機器に向ける。
　新製品は「Si4730」と「Si4731」の2機種ある。特にSi4731は欧州のRDS(radio date system)と
米国のRBDS(radio broadcast date system)の両方のFM多重データ放送にも対応している。
従来はAM/FMラジオ受信機能を実現するのにICが2個と50個以上の外付け部品を含め
900mm2の占有面積を必要としていた。これに対し新製品は標準CMOSプロセスで製造することもあり、
外付けするコンデンサ2個も含め占有面積は15mm2と大幅に削減できる。
　また、Si473xファミリは受信感度が高く、使用するアンテナは30mm×4mmの小型品で済む。
消費電流は約16mAで従来の他社同等製品と比べ5〜10％少ない。
　価格はSi4730が4.87米ドルから、Si4731が5.53米ドルから(いずれも1万個購入時)。

こんなの作ってくれ

>>971
先日、radioSHARK2を買ってきてUSBで接続して聞いてます。結構便利です。
たかがラジオと言われそうですが、８０００円ほどでした。
今、ワンセグのＴＶアダプタが１万円ほどで売られていますが、TVと違って
AM/FMの２回路になるのでむしろコスト的には不利なんでしょうね。
radioSHARK2は本国で５０＄を切ったみたいですが、この様なＩＣが出回ればもっと安くなるかも。

ttp://www8.plala.or.jp/InHisTime/
の「周波数ロックユニット」を
真空管受信機　TRIO 9R-59Dに接続したいと考えています。
上記回路図（Ａとする）中、「局部発振（カソード）より｝は
9R-59D回路図↓（Ｂとする）
ttp://radiokobo.sakura.ne.jp/G/ham/9R-59Dkairozu.html
中、V3 a 1/2 6AQ8の２番に並列に接続すればよいのでしょうか。
また「Ａ」中、「局部発振（バリコン）へ」というのは、
「Ｂ」中、どこに接続すればよいのでしょうか。

>>973
マルチポストせず、初めにカキコしたスレでもう一度訊ねてみれば良かったんじゃないかな。

一応、
カソード　→　3
バリコン　→　2に継がっているヤツ
リンク先は見てないからね。

>>974 ありがとうございました。
（初めにカキコしたスレでこちらのスレを紹介していただきました）

>>969
>12MHz程度のAVR(Idd≒7mA)
5Vか3.3Vか判らないけど、23〜35mW程度？

最近のDSPは省電力型の品種なら消費電力はかなり低いよ。
ttp://www.watch.impress.co.jp/av/docs/20070312/analog.htm

>250MHz動作時でコアの消費電力が0.16mW/MHz
とあるので、この場合だと40mWになる。

>972
AMラジオのステップ周波数は9KHzですか？

>>976
えっ BFがそんなに低消費ならその方がずっと良いですね！
全然ターゲットに入れてなかったので情報大いに感謝します。
ざっとAVRの千倍位の演算パワーがあり、使い様ではもっと低消費？
難しくてすぐには使えませんが挑戦してみたいです。

いまは一万円以下のゲーム器にもARM9が使われ、携帯はDSPが普通なのに、
AVRではあまりに非力過ぎ、いかにもしょぼいので少し苦笑していたところです。

AVRは12MHz時 7mA@5V, [email protected] です、もっとクロック上げないときついです。
455IFをA/Dすれば、同時サンプリングでなくてもOKなので内臓A/Dが使え
BM1の回路が不要で返って簡単になります。
出力はDACが無くPWMをせめて10bit相当で使いたいのでちょっと工夫が要ります。
AVRにこだわらなくてもいいのですが、DSP使えば楽に高性能は当たり前なので、
必要充分な性能にとどめてシンプル小電力に逆を行ってみたい気もしていて、
これはこれでやれるところまで可能性を探ってみたいと思っています、
うまくまとまれば、追作のし易い定番として良いかと。

>>977
ControlSHARK2を使えばWinから1KHzステップで制御できますよ。

>>977
AVR、AVRってアホかお前

>>978
AVR、AVRってアホかお前

おいらはまだ低消費電力化なんて先の夢の話で・・・・
いかに広帯域にサンプルして高速に処理するか・・という考えだからなぁ・・