【Verilog】記述言語で論理設計 Project3【VHDL】/

逆にゲートの遅延を利用してヒゲを出して逓倍する方法もあり

プライオリティーエンコーダの普通でない回路を知っている方は何パーセントぐらい居ると思いますか？

プライオリティーエンコーダの普通でない回路を知っている方を母集合に採れば
プライオリティーエンコーダの普通でない回路を知っている方は100%ですね。

プライオリティーエンコーダの出力をデコードしたものが
d & -d
っていうのなら知ってる。

そもそもプライオリティ援交ーだーって　何?

そりゃま、金持ち優先ってことで

ISEの設定で質問です。
HDL記述ウインドウの文字、バックグラウンドの色は変えれないのでしょうか？

IcarusとかCverで、
シミュレーションを無限ループさせある条件に引っかかったときだけ中止&中止した付近の結果だけ(波形でみたい)を
出力する方法ってありますか?

初期値0,
ある条件になったときだけ1になる信号を用意すればしまいじゃん。
その信号が立ち上がったときを検索すればいいだろ。
modelsimでも使え。

条件の付近”だけ”出力したいんじゃないのか？
条件後なら好きな所で止める記述すれればいいだけだが、手前のほうは…。

時間指定してダンプは？

initial begin
#xxxx; $dumpvars;
#xxxx; $finish;
end

チョッパー回路が合成されないためには、RTL記述時から何か気をつけるべきでしょうか？
それとも合成条件でなんとかするべきでしょうか？

何も考えずに合成条件を厳しくしている。

…本当は記述時に考えたほうがいいと思うんだけどね。

hosyu

どなたか教えてください。

FPGAにD/Aコンバータつないで遊んでいます。
運良くちゃんと動いているようなので、サイン波形でも出すべと
考えていたのですが、うまい方法が思いつきません。
HDLは、Vrilogです。

マイコンなんかだと、配列に0-90度分の数値を置いて(ROMに配置される)
それを垂れ流しで出来ているんです。同じ方法でやろうと、
Verilogで配列の書き方はわかったんですが、
数値を定義する記述方法がわかりません。
Cでいうところの、
　　sin [90] = { 127, 138, 148..... };
みたいな書き方ができるのでしょうか?

宜しくお願いします。

>>966

reg [7:0] sin [90] = 127, 138, 148....;　でいいんじゃないのかな。

>>967
ありがとうございました。
やってみましたが、ISE7.1がエラーを表示してダメっぽいです。
なぜでしょうか?

どんなエラーかも書かずに何を期待してる

>>966
制約ガイドのINIT_xxのところに書いてある。

>>970
ひと月前に何かもらったろ。そのお返しだよ。

俺は何も貰ってないぞ？

そういや義理のお返ししてないやﾏｽﾞｰ

>>974
うわさされてるだろなー。礼儀に欠けるとかな。
そういう評判って結構大事なんだよなー。

ご　愁　傷　様

では埋めますね

>>975
ざまぁみやがれｗｗｗｗ
って感じなんだが
ｵﾚは一個ももらってないし…

>>977
いちいちageんな、同志。

では埋めますね

どうせならコードで埋めるぐらいの気合が見たい。

outp <= '0' when inp="1" else 'z';

/* UME */

if CLK'event and CLK='1' then

CLK <= '0';
end if;

end process;

// UME

endmodule

FD1S3AX

// synthesis attribute UME of "記述言語で論理設計" is TRUE;

process(ck, addr)
begin
if ck'event and ck = '1' then
case addr is
when "0000" => dat <= "01000010";
when "0001" => dat <= "01000010";
when "0010" => dat <= "01000010";
when "0011" => dat <= "00111100";
when "0100" => dat <= "00000000";
when "0101" => dat <= "01000010";
when "0110" => dat <= "01100110";
when "0111" => dat <= "01011010";
when "1000" => dat <= "01000010";
when "1001" => dat <= "00000000";
when "1010" => dat <= "01111110";
when "1011" => dat <= "01000000";
when "1100" => dat <= "01111100";
when "1101" => dat <= "01000000";
when "1110" => dat <= "01111110";
when "1111" => dat <= "00000000";
when others => null;
end case;
end if;
end process;

>>989

ＬＥＤくっつけて動かすと秘密のメッセージが！

-- 秘密でもなんでもいいからコード書けやボケが！！！！！！！！
-- ！マーク付けてるヤツってくだらんレスが多い！！！！！！！！

when "0100" => dat <= "00000000";
when "1101" => dat <= "01000000";
when "0011" => dat <= "00111100";
when "0101" => dat <= "01000010";
when "1100" => dat <= "01111100";
when "0010" => dat <= "01000010";
when "1111" => dat <= "00000000";
when "0110" => dat <= "01100110";
when "1110" => dat <= "01111110";
when "0111" => dat <= "01011010";
when "1000" => dat <= "01000010";
when "0000" => dat <= "01000010";
when "1011" => dat <= "01000000";
when "1001" => dat <= "00000000";
when "0001" => dat <= "01000010";
when "1010" => dat <= "01111110";

一応ソースだけスクランブルにしてみた

>>991

while(1) {
　fprintf(stderr, "おまえモナー\n");
}

-- いいかげん次スレ立てろや
dat_ochi := true after 2 day;

signal Project4 : thread range 1 to 1000;

>>989
と
>>992
は同じコードを吐きますか？

つttp://science4.2ch.net/test/read.cgi/denki/1143016023/

-- 密かに乙
-- >>2以降は確認中ですか？

-- UME

/* 1000 */

このスレッドは１０００を超えました。
もう書けないので、新しいスレッドを立ててくださいです。。。