1 :
半導体:
同じウエハの同じ大きさのnMOSとpMOSの閾値電圧が異なるのは
どうしてでしょうか?
nMOSよりpMOSの方が低くなっています。
2 :
774ワット発電中さん:2005/04/30(土) 20:23:00 ID:oQC2BFaK
私には大好きで心から愛してる人がいます。
私のつまらない意地で別々の路を歩ことになってしまいそれ以来、数年引きずるように生きています。
当時、高校生だった私達はなぜかたまにしか会わず、毎晩電話で互いの愛を探してました
しかし密な人間関係が苦手だった彼は、社会の現実から目をそらし殻に篭っていくように感じました。そんな彼から愛を見つける事ができなくなった私は彼を傷つけ私達は別れてしまいました‥
私を何度も救ってくれた彼、甘い声、厚い唇、さりげない2get、愛くるしい寝顔
いつか会えると信じて愛するあなたへ送る2get
3 :
半導体:2005/05/01(日) 00:55:23 ID:hDnuth7G
1
4 :
774ワット発電中さん:2005/05/01(日) 14:20:23 ID:6PnveOQm
不純物濃度がちがうからだ。ゲートの仕事関数差も違う。おおまかにはこんなとこだな。
5 :
半導体:2005/05/01(日) 17:46:47 ID:hDnuth7G
キャリア移動度は関係してこないんでしょうか?
6 :
774ワット発電中さん:2005/05/02(月) 00:24:17 ID:uF9e0nAB
7 :
774ワット発電中さん:2005/05/06(金) 14:51:11 ID:tzD6IXk2
しきい値の式のどこに移動度がはいってる?
標準的な Vth の理論式など、お教え下さい。Web、書籍参照可。
9 :
774ワット発電中さん:2005/05/07(土) 04:28:50 ID:lk+k7Pz8
不純物濃度も異なるが、そもそもドナーが異なるだろ。
厳密な電子レベルで言えば、キャリア移動度の違いにより、
たとえ不純物濃度がpMOSとnMOSで同じだったとしても、実効的な空乏層が異なってくるはず。
さっさとバンドギャップの図でも示して見せてほしいな。
もちろん (まあ標準の) 理論式も併せて。
11 :
774ワット発電中さん:2005/05/08(日) 18:58:35 ID:KDcO+HUg
なんで不純物の種類で実効的な空乏層幅が変わる?まさか原子半径とかじゃないだろ。ゲート仕事関数とか言うなよ。
12 :
774ワット発電中さん:2005/05/08(日) 19:02:17 ID:KDcO+HUg
そもそも、厳密のレベルが電子波長程度だったら話が細か過ぎだ。それが何ボルトのしきい値になるか考えて見よう。
13 :
774ワット発電中さん:2005/05/08(日) 19:14:56 ID:tQmJtdkt
よくよく考えれば、原理上、訳のわからん理由でドナー、アクセプタの空乏層幅が違っても、不純物濃度など、その他の条件が同じならしきい値(絶対値)は同じだな。空乏層幅の差は関係ない。
そりゃそうだ。「空乏層幅」なんて、けっこう好きに電圧一つで制御してますよね。
15 :
774ワット発電中さん:2005/05/10(火) 23:01:56 ID:vUHQZm55
不純物濃度が異なるからだよ。しきい値の一番簡単な定義は、ゲートに電圧を
かけたときに引き寄せられた電荷の濃度が、基板の不純物濃度と等しくなる点だ。
つまり、定性的には不純物濃度が大きいほど、それを埋めるための電荷も必要になる。
要するに大きな電圧が必要ということ。
なぜpの方が電圧が低いかについてはケースバイケースとしかいいようがない。
nの方が小さくなるようにすることも簡単だよ。インプラで打ち込む不純物の量を
ちょっと変えてやるだけ。
かつてはN型ポリオンリーだったから、P型トランジスタのほうが
閾値が高くなったんだよね。バリッドチャンネル状態だったり
する。
ひとつ質問があります
パワーMOSFETにおいて、ソース−ゲートに+10V程度印加するとスイッチングするのですが
この時、ソースに対してドレインに-10V程度印加するとどうなりますか?
ONした状態でD-S間に大きな電位差を与えればそりゃ大きな電流が流れるでしょ。
たとえばON抵抗が1Ωあったとしたら10A流れ100WがそのFETで消費される。
何がやりたいのかわからないけど、
>ソースに対してドレインに-10V
この辺がミソ?
パワーMOSFETはONしたらどっち方向でも電流は流せるよ。
19 :
17:2006/03/18(土) 14:58:15 ID:TLlJ6qwh
二重拡散構造のパワーMOSFET は、その構造上ソース・ドレイン間にダイオードが等価的に内蔵されます
やはりこのダイオードに制限されますか?
20 :
774ワット発電中さん:2006/03/19(日) 17:22:50 ID:bWT22Abs
こーゆースレはスレタイで愚民に教養を与えるような工夫が必要だ。
閾値 を読めない奴はイパイいるからね。
nM○SとpM○Sとの生血について
とかね。
ぶっちゃけシリコン使ってるからじゃね?
ゲルマニウムにしたらもっと下がるんじゃね?
23 :
774ワット発電中さん:2006/05/28(日) 17:29:38 ID:umZRMSWk
質問です
おおまかに言うと
MOSとDMODの違いって何ですか?
24 :
774ワット発電中さん:2006/05/28(日) 17:59:13 ID:zE4foU3V
データシートだとしきい値ってひらがなで書いてあるよね
スレッショルドだと思うんですが
スレシホールドと書いてある書物も多い
26 :
774ワット発電中さん:2006/07/29(土) 13:56:46 ID:WRVdpCKO
Nch、Pch MOS の Vth が 0.6v にし 90n CMOS プロセスだと電源電圧 1v に
なるが、これだとインバータの状態遷移中の貫通電流がゼロになるので、
かなりの低消費電力 LSI が出来上がるが、どうしたものか?
逆に、これだと動作周波数が、かなり落ちてしまうがどうしているのだろうか?
どうにもならんだろ
CPUにしたってノート向け低消費電力CPUは遅い、低電圧駆動CPUはそこそこ早くて消費も小さいが歩留まりが悪くて扱いが難しい
ってなってるし
90n だと、Vth が 0.6v なら、電源電圧 1.3v 、動作周波数 数100MHz 。
Vth が 0.4v なら、電源電圧 0.9〜1.0v 、動作周波数 〜2GHz 。
Vth が更に低い 0.3v なら、電源電圧 0.9v 、動作周波数 3GHz 。
>90n だと、Vth が 0.6v なら
実質、この場合、90n でなく 110n ね
だから、ゲート酸化膜には Hi-k、層間膜には Lo-k が必要と
言われているんじゃない