【Verilog】記述言語で論理設計 Project2【VHDL】

このエントリーをはてなブックマークに追加
481 ：774ワット発電中さん：
>>480
中卒は生きてる意味ねぇんだよ。かぁちゃんのおっぱいでもしゃぶってろ。この童貞坊やが。