【Verilog】記述言語で論理設計 Project2【VHDL】

このエントリーをはてなブックマークに追加
173774ワット発電中さん
>>171
ハァ?
「今や」?
遙か昔から、少なくともてめーが生まれる前から
偽計業務妨害罪だよ。

高卒は法律も知らんのか。
野蛮だねプククククククク