20nm以降の半導体を語るスレ

スタンダードセルを止めてフルカスタム設計にすれば、Tech.Node　で一世代分
以上の性能向上が見込める訳ですが、設計規模増大に対応する為にはそんな事に
かまってられない、Global配線遅延は３次元デバイスで何とかできないものか...
というのが設計者の意見かと思います。しかしTech.Node毎にNREは上昇するので、
設計数/Tech.Nodeは横ばい若しくは減少の方向と思います。数が出るDSC/ケイタイ
/DVD等はそれぞれのロードマップに従う各社競合の世界ですから、次Tech.Node時
には、せめてこのマクロはセルベースからフルカスタム設計に切り換えよう！と
いった"MPU化"が情報家電でも進みそうです。
またIPを開発してSilicon　Verifyする事も、TSMCと日本のIDMではWindowsとMac
の様な効率の差があります。ウェハでは生産数量を２倍にしても製造原価が1/2に
なる訳ではありませんが、IPではそうなります。人件費の差も大きく影響します。
日本の設計者の唯一の強みは、情報家電の開発で世界をリードする日本メーカの
エンジニアが、文化/言語の相違で十分に海外のファンドリ等を使いこなせない点
だと思いますが、それも危うくなりつつあります。日本のLSI産業は、あと何年位
持つのでしょうか...