【半導体】東芝、来年後半から20ナノメートル台のフラッシュメモリー量産[09/09/18]

　東芝と米サンディスクは２０１０年後半から回路線幅２０ナノメートル（ナノは１０億分の１）台のＮＡＮＤ型フラッシュメモリーを量産する。
露光装置などの製造設備を大きく変更しなくても３２ナノから２０ナノ台に微細化できる見通しをつけた。
２０ナノ台移行に当たり、四日市工場（三重県四日市）第４工場棟のウエハー処理能力を最大の月産約２１万枚に高めることを検討する。
微細化技術でリードを保ち、シェア首位の韓国サムスン電子に対抗する。
　東芝とサンディスクは四日市工場を合弁で運営しており、７月から最新の３２ナノ品の量産を開始。
急ピッチで４３ナノ品からの切り替えを進め、０９年度末に３２ナノ比率を６５％に高める。
微細化で同一ウエハーから取れるチップ数が増え、コスト競争力が増す。
競合のサムスン電子は米テキサス州の工場で３０ナノ台のＮＡＮＤ型フラッシュを増産する方針を打ち出した。

Souce(日刊工業新聞新聞）
http://www.nikkan.co.jp/news/nkx0320090918aaaa.html

iPodnanoに積むのか

これってどうナノ？

で？どう違うの？

次は三次元セル積層。

インテルに特許で訴えられ負ける予感がする

でもお高いと売れませんよ？お幾ら？？

ナノの次はデカメートルになる件について。

>>3
そのコメントなんナノ

>>9

そんな事を聞く方がどうナノ？

これは早い

サム涙目

また出す出す詐欺？

>>13
それってどこのサムスン？

３０ナノ"台"って確か、かの国が大好きな「実質」ってやつか？

20nにシュリンクしたせいで
書き込み回数が格段に下がったりして・・・

来年の話をすると鬼が笑うって思ったけど・・・20nmかｗ
すげえなそんな微細加工できる時代なんだなｗ

フラッシュメモリってＤＲＡＭのコンデンサー構造が放電しないように
絶縁構造を持っただけのメモリ、
つまり製造ルールが細かくなるほど蓄える電荷が少なくなる。
また絶縁膜も薄くなり電荷が流れ出す原因となる。

細かくするほど蓄えた電荷を読み出すときにエラーとなる可能性が
あがる。そは使い始めではそれほど問題にはならないが
書き換え回数が増えるとほど書き込みのときに劣化する絶縁膜が
薄い為にさらに絶縁性能が減る。
少ない電荷と保持する絶縁膜が薄いとうい両方が重なり製造ルールを
上げるのには限界があるってこと。

エラー率をごまかす為に、エラーになったときに置き換えする代替の
記憶量を沢山容易することでそれをごまかしている。またエラー補正の
ビット数を増やし見かけのエラー率を減らしている。

原理を知っていれば、将来ないのは当然だろ。

３次元積層構造のフラッシュメモリまだ？
３次元積層で３２素子を垂直に重ねるのは量産不可能なの？
もう量産出来ていい時期だよ。

>>16
フラッシュメモリ素子の書き込み回数はＳＳＤなどの分散書き込みで減らせる。
ただ容量を全部埋めるような使い方では逆効果になることもあるが。

>>18
2012年だ。
日経マイクロデバイス８月号に記事がある。
クレジットカードが有れば、計800円で当該記事が見れる。
ttp://bizboard.nikkeibp.co.jp/kijiken/summary/20090810/NMD0290H_1495439a.html
ttp://bizboard.nikkeibp.co.jp/kijiken/summary/20090810/NMD0290H_1495437a.html

20nmでCPUとかGPU作れば凄い高性能なんだろうな。
いまやっと45nmだし

特に省エネで。

(´Å｀）

↑のÅはオングストロームといって 1Å=0.1nm
原子の大きさがだいたい1Åとかそれくらい。

>>21 低速だからシュリンクできるんだよ。

>>23
スピードが理由ではない。
NANDフラッシュの回路がCPUなどに比べて
直線が多く単純で、微細化しやすい。

チキンレース的に生産設備を増強するより、微細化に注力してダイ面積を縮小したほうがいいもんな
バカ高い露光装置を流用できるならなおさらだ

>>18
何とんちんかんなこと言ってるんだ？

トンネル酸化膜の面積が小さくなるから劣化は早い

とんちんかんは お前だ 馬鹿は消えろ

とりあえずＳＳＤの値段がまた下がる
良いことだ

安くなって 壊れ安くなる

ネトウヨはあんまり喜ぶな。
逆法則が発動してシャープみたいになる。

>>18
もう量産試作品は発表してるよ。
64セルまで掘り下げる生産工程確立がもうすぐ出来るからそれからかな。

NANDって何？南戸って読むの？

まあ微細回路技術も、焼き付ける電磁波（紫外線）の波長以下にする事が出来ねーから、もう
限界点に近づいてるんだけどね。　てか回路自体も原子数個分の厚さしかもうないんだし、
物理的な限界に近づいているお。　これからは立体回路であるとか、積層させるとか今までとは
違ったブレイクスルーが必要になってくるだろうな。

限界限界いいながら突破してきたのが半導体産業なんだよね。
つか奴らは限界って言いすぎ。
25nmはEUVしかねーとか言ってたくせに
まだまだ、EUV使わずに行くようだな。

3次元構造NANDの試作品はこれね
http://pc.watch.impress.co.jp/docs/news/event/20090617_294364.html

>>21
ロジックも32までは下がってきたよ。

>>33
韓国語の発音は粘土。

ﾈﾝﾄﾞﾌﾟﾚｯｼ　最初意味がわからんかった。w

シリコン原子の、原子間距離が0.234nmだから原子100個分なの？
凄いなあ。

>>39
そうだよ。だから、20nm世代で微細化は頭打ちだと言われている。

つぎはハンコだよ
リソって工程が言葉通りの工程になる。
ハンコで印刷
次世代のリソ

そろそろ3D商品化しろよ
微細化もいろいろ問題あるでそ。

>>42
それはリソでのことか？

いつまで東芝先頭取れるのかなあ
もうすぐルネサスが追いついてくるのでは

>>42
そっちの方がもっと問題あるじゃん。

>>44
金ないし、やる気もなし。

SDカードの値段もますます下がってくれそうナノ?

>>47
微細化が頭打ちしているから、期待するな。

微細加工で過去の開発スピードが今後続くと思ってるアホガ居るわけか。
原子と同じサイズまたはそれ以下の加工なんか無理なのわかんねーんだ。
量子のエネルギーをコントロールできる技量があるわけじゃねーし。
絶縁膜も大容量の多数回の書き込みに耐えるわけね。

微細化は20nmまでが限界で、次世代は3次元構造だってことね
早ければ2011年後半には量産化にこぎつけるんじゃないか

>>50
分かってないな。3次元構造は、加工技術に無理がある。
今のやり方の、普通に作って複数枚積む方が安いんだよ。
縦方向に積み上げると、PEP数が激増するくらい分かるだろ。

>>51
同じ工程を層数分積み重ねると思い込んでないかい？
例えば東芝は積層したあとに一気に柱を突き刺す方式を考えている

>>52
意味不明。技術を理解して言っている？

>>52がTSVのことを言おうとしてるのはわかるが、
全然>>51に対する議論にはなってないな。
三次元半導体と三次元実装技術がごっちゃだ

>>54
>>52が言おうとしているのは、TSVじゃないよ。
>>20とか>>36に書いてあるよ。

>>51
複数のチップを積層していたのでは、前工程のコストは下がらない。
128Gbのチップを製造する位の微細化技術で、Tビット級を狙う。
CVDとかの工程は増えるけど、PEP数はそんな増えないでしょ。
全体としてみれば、8チップ1Tbitと1チップ1Tbitどちらが有利かは明白。
もちろんできればだけどね。

TSVにしろ単純なチップ積層にしろ3D実装って、Siの3D化に比べてコスト上昇を必ず伴うのでできれば避けたい技術じゃない？

>>51,53,54
これを見れば理解しやすいと思う

３次元構造を採用したＮＡＮＤ型フラッシュメモリの新技術を開発
http://www.toshiba.co.jp/about/press/2007_06/pr_j1201.htm

>>56
だから、もしも3次元技術がコストパフーマンス的にやる価値があって実現可能であるならば、
20nmなんてやらずに、今現在量産しているよ。
半導体においてのコスト競争が厳しいのは、理解しているでしょ。
PEP数が増えると言う意味が分かっていないのじゃないかな。
簡単に縦方向にコンタクトを開けると言っているけど、加工技術としての難易度を理解しているかい？

>>57
微細化が限界に近づいているから、それをブレークスルーするものとして開発しているのに何勘違いしたこと言ってるの？

3次元技術がコストパフーマンス的にやる価値があって実現可能と考えているからこそ、東芝にしろサムスンにしろ真剣にこの技術を検討しているんだろ。
それと3次元積層技術と微細化が背反するものではない。
3D化が間に合わなければ、2xnmで量産化が早いかもしれない。
でも各社とも、ReRAMで1xnm3次元積層とかもっと先のことを考えている。

>>58
3次元積層技術と微細化は、思いっきり相反する関係にある。
微細化するほど、3次元化は難しくなる。大体、微細化したときは
縦方向に逃げてきたことを分かっている？
それから、ReRAMは未だに動作原理が明らかになっていないんだよ。
威張って言えるような状況ではないでしょ。
自分の会社がやっていることなら、きちんと技術を把握してからコメントしてくれよ。

本当にうぶな奴が多いな。
半導体メーカーの言っていることが、全て実現可能であれば
今頃は、FRAMやMRAMが、DRAMやフラッシュを置き換えているはずじゃん。
筋の悪い技術はどんなに頑張っても駄目なんだよ。

>>28
製造オペレーターはゴミ検でもやってろよ

開発は常に東芝が先行してるね

三星の情報ドロボウには注意しなくちゃ

>>62
おまえは東芝を応援してるんじゃなくて
韓国が嫌いだからその韓国が嫌いっていう感情の発露として東芝を応援してるだけだろうが
韓国が絡んでなかったら東芝なんて絶対に応援しないくせに

半導体関連スレにはケンカ腰なやつが多いな
なぜもっと普通に議論ができないんだ

>>57
製造技術絶賛開発中なのに作ってないのはおかしいって阿呆ですか？

とりあえず、東芝とサムスンは三次元セル積層を本気で開発中だ。

すぐでてこないのはおかしいって馬鹿かてめえは。

>>65
3次元セルを開発したとのプレスリリースが出てから2年以上経っているのに、
未だに量産化の目処がたっていない現状をなんと考えられますか？
本気であれば、こんなに時間はかかりますまい。
縦積みすることによる加工コストが、集積度に見合わず、従来型と比べて
コスト的なメリットが少ないと考えるが、いかが？

昨日のGigazineの東芝製ＳＳＤの記事読んでふらふらしてたらここに迷い込んだんだけど
お前らの言ってることはどんなことを勉強するとわかるようになるのん？

2007年時点の東芝NANDのロードマップ
ttp://hiroshicom.blog.so-net.ne.jp/2007-09-28

2年前から3次元積層は2012年以降という感じですね。

>>50
>今のやり方の、普通に作って複数枚積む方が安いんだよ。
>縦方向に積み上げると、PEP数が激増するくらい分かるだろ。


PEP数って何？　リソ工程数？

>>69
PEP(Photo-Engraving-Process)
成膜、レジスト塗布、露光、現像、はく離などの工程
東芝用語ではないはず。

>>70
それはTSBの造語だお

これでiPod classicが消えそうだな
iPod touch 128GBでいくらだろうか

次を開発できる技術があっても、今出してる製品の原価償却が終わるまで
出し惜しみしてる企業があったりするんだろうな。

>>73
NTTのISDNがそうだったね

しかし24nmまで来たかって感じ

ＳＧＴとは

Surrounding Gate Transistorサラウンディング・ゲート・トランジスタ）はフラッシュメモリの発明者である舛岡富士雄が研究開発を進めている次世代半導体。
これまで平面に焼き付けていた半導体素子を円柱に垂直に焼き付けることでダイサイズを数分の一にするという。
このため三次元半導体とも呼ばれることがある。
舛岡いわく、すでに原始的な試作品をつくっており、MOS型で20GHz程度までクロック周波数を引き上げられるという。
最終的には50GHzが目標とのことで、2010年ごろに試作を終えたいとしている。
http://ja.wikipedia.org/wiki/Surrounding_Gate_Transistor

>>73
企業として当然だけどライバルに先に出されないようにだけしてもらいたいな

めざせ歩留まり0

くそＪＡＰどもの技術自慢は虚しいだけｗ
どんなに技術力を誇っても、実際はサムスンに
利益でも市場占有率でも遙かに越され続けて、
差は開くばかりｗ
日本製が売れるのは日本だけｗ
それに比べサムスンは世界中で売れる。
サムスンが売れないのは日本だけ。
お前ら倭人はせっせと倭国企業の製品を
買ってあげなさい。
でないと本当に倭国企業は潰れちゃうよｗ
だって倭国企業の製品なんて買うのは
お前ら倭人だけだから。

>>79
正論言うな！

東芝にシェア逆転されるサムスン

さよなら新杉田

明らかにフラッシュでは東芝勝利だよね

サムスンを立ち上げ育てたのは東芝だからな。
責任もって刺し違えて欲しい。