【半導体】Intel、30nmプロセスの Tri-Gate トランジスタの開発に成功

　インテルは6月12日、新しいトランジスタ技術である「トライ・ゲート・トランジスタ」の
詳細を発表した。なお、今回の発表は、来日している米インテル 技術開発本部上席
フェローのマーク・ボア氏によって、京都で開催されている
「2003 Symposia of VLSI Technology and Circuits」と、東京のMarunouchi Cafe地下に
設けられた会場で同時に行われた（東京会場は電話会議システムを使用）。

　トライ・ゲート・トランジスタについては、すでにインテルによって2002年に発表
されているが、今回の発表では従来60ナノメートルだったゲート長が30ナノメートル
まで縮小された。試作されたトライ・ゲート・トランジスタで計測された値は、
シミュレーションで予想されたものとほぼ一致しており、インテルはこの結果から
「研究段階は終了し、開発段階に入った」とコメントしている。

（以下略）

以上引用しました。全文は引用元を参照してください。
引用元：http://www.zdnet.co.jp/news/0306/12/nj00_trigate.html

関連
Intel：http://www.intel.com/

性交

30nm

これ、ダブルとかトリプルって言ってるのは
ほんとうに二つ、三つあるんじゃなくて、
ゲートが2面、3面拡散を囲んでるようなイメージなん？？

まあ頑張ってくださいね